由 EDA2 主辦的第三屆設(shè)計自動化產(chǎn)業(yè)峰會 IDAS 2025于9月16日在杭州國際博覽中心盛大落幕。作為國內(nèi)首家EDA上市公司、關(guān)鍵核心技術(shù)具備國際市場競爭力的EDA領(lǐng)軍企業(yè)，概倫電子受邀參加峰會，通過主題演講、專題論壇承辦、展臺展示等形式充分展示了公司領(lǐng)先的EDA核心技術(shù)和卓越的創(chuàng)新能力，并希望聯(lián)動產(chǎn)業(yè)鏈上下游企業(yè)，共建有生命力和競爭力的EDA產(chǎn)業(yè)生態(tài)，以價值驅(qū)動，攜手中國EDA下一程。

9月15日上午舉行的主論壇上，概倫電子總裁楊廉峰博士受邀發(fā)表《價值驅(qū)動，攜手中國EDA下一程 —— 共建有生命力和競爭力的EDA產(chǎn)業(yè)生態(tài)》主題演講。他提出以“價值驅(qū)動”為核心，通過技術(shù)、流程、生態(tài)三重創(chuàng)新，不斷提升EDA的價值鏈層次，攜手產(chǎn)業(yè)伙伴，共建有生命力和競爭力的中國EDA產(chǎn)業(yè)生態(tài)。

楊廉峰表示，中國EDA產(chǎn)業(yè)雖發(fā)展時間較短，但成長迅速。2021至2024年，A股EDA板塊三家上市公司營收從約10億元增至22億元，營業(yè)收入、員工總數(shù)、研發(fā)投入分別增長2.2倍、2.3倍、4.3倍，展現(xiàn)出強勁發(fā)展勢能。隨著我國EDA產(chǎn)業(yè)持續(xù)向國際水平靠攏，展望未來三至五年，可以給中國EDA設(shè)立一個100億元人民幣的營收目標(biāo)，勉勵業(yè)界同仁共同迎接這個挑戰(zhàn)。

當(dāng)前EDA已成為芯片競爭力的核心引擎，隨著工藝節(jié)點邁向3nm，其產(chǎn)業(yè)價值愈發(fā)凸顯，全球EDA行業(yè)估值指標(biāo)大幅攀升。但中國EDA仍面臨“價值差距”挑戰(zhàn)，2024年中國EDA三大上市公司營收僅占中國IC設(shè)計業(yè)產(chǎn)值0.34%，人均營收12萬美元，距離國際水平有較大差距。

中國的EDA產(chǎn)業(yè)要實現(xiàn)100億元的目標(biāo)，就需要不斷提升價值鏈的層次，從提升工具價值到提升整體競爭力：第一是工具的競爭力，第二是流程或方法學(xué)的競爭力，第三是生態(tài)的競爭力。

對此，楊廉峰提出“技術(shù)創(chuàng)新→流程創(chuàng)新→生態(tài)創(chuàng)新”的突破路徑。技術(shù)層面，持續(xù)創(chuàng)新，做最好的工具，助力先進工藝和高端芯片研發(fā)。概倫電子一直在身體力行，從做業(yè)界最領(lǐng)先的建模和仿真EDA單項工具到打造應(yīng)用驅(qū)動的、業(yè)界領(lǐng)先的全流程解決方案，助力高端存儲、SoC、模擬芯片的設(shè)計、驗證和YPPA優(yōu)化，通過AI賦能、鯤鵬原生，打造業(yè)界最快、最精準(zhǔn)的FIP K庫工具。同時，在流程創(chuàng)新方面，概倫已有連續(xù)十余年DTCO方法學(xué)的探索和積累，基于關(guān)鍵EDA工具，推動形成了DTCO解決方案，提升YPPA & TTM，持續(xù)引領(lǐng)流程和方法學(xué)創(chuàng)新。生態(tài)建設(shè)上，攜手EDA2和生態(tài)合作伙伴，以“漢擎”底座、AI賦能的全開放生態(tài)為核心，打造創(chuàng)新的設(shè)計平臺，實現(xiàn)更高效和更開放的定制電路設(shè)計全流程覆蓋。

楊廉峰呼吁全行業(yè)秉持“合作共贏、有序競合”理念，不斷提升中國EDA產(chǎn)業(yè)的價值，攜手共建有生命力和競爭力的中國EDA生態(tài)，助力中國EDA產(chǎn)業(yè)突破瓶頸，實現(xiàn)高質(zhì)量發(fā)展。

當(dāng)天下午，概倫電子承辦的存儲器設(shè)計與制造、工藝及設(shè)計使能兩大專題分論壇也如期舉行。

存儲器設(shè)計與制造分論壇由概倫電子副總裁馬玉濤主持，并致歡迎辭。

隨后，清華大學(xué)副研究員潘立陽老師發(fā)表《大數(shù)據(jù)時代的3D-DRAM存儲技術(shù)探析與展望》技術(shù)演講，對下一階段3D DRAM的發(fā)展趨勢進行分析，從新型單元電路到3D集成技術(shù)，系統(tǒng)闡述了3D DRAM前沿技術(shù)的發(fā)展;

概倫電子高級總監(jiān)鄧雨春進行《存儲器電路定制設(shè)計：仿真需求迭代與全場景解決方案》技術(shù)演講，他闡釋了存儲電路設(shè)計的挑戰(zhàn)和全場景需求的迭代進程，并展示概倫電子NanoSpice家族中的NanoSpice Pro X/X/MS作為FastSPICE、SPICE和混合信號仿真和驗證的領(lǐng)先技術(shù)，疊加全面可靠性分析,和國產(chǎn)鯤鵬服務(wù)器適配，能覆蓋存儲器全場景仿真需求;

上海交通大學(xué)汪毅賢分享《高可靠領(lǐng)域的良率與AI+可靠性篩選技術(shù)》報告，他指出，良率隨著功能和Die尺寸不斷增長，愈發(fā)嚴(yán)峻。車規(guī)芯片面臨質(zhì)量、成本與市場競爭的多重挑戰(zhàn)。通過AI賦能，將重構(gòu)車規(guī)芯片價值鏈條，包括測試效能躍遷、交付周期壓縮，以及零缺陷交付;

分論壇下半場，由概倫電子總監(jiān)任繼杰開場，他發(fā)表了題為《提升存儲器設(shè)計良率，high-sigma仿真的原理和工程實踐》的技術(shù)演講。他表示，存儲器設(shè)計良率面臨嚴(yán)峻挑戰(zhàn)，電路需要分析極低概率事件，即high-sigma仿真。high-sigma應(yīng)用于電路良率評估與優(yōu)化、PVT擴展和SSTA。概倫電子high-sigma仿真解決方案NanoYield應(yīng)用于SRAM單元、SRAM IP全芯片margin分析、標(biāo)準(zhǔn)單元電路和DRAM敏感放大器(Sense Amplifier);

行芯科技技術(shù)規(guī)劃總監(jiān)李荔分享《芯片深度定制流程中的DTCO探索》報告。他提到，Test Driven Design是敏捷開發(fā)中的一項核心實踐，把敏捷開發(fā)的過程推到極致，關(guān)注質(zhì)量的企業(yè)尤其看重。而隨著軟件設(shè)計方法學(xué)的演進，Sign-off Driven DTCO成為最終驗證的關(guān)口，助力實現(xiàn)用工具打造流程，這對設(shè)計需求的傳遞，以及國產(chǎn)EDA生態(tài)發(fā)展至關(guān)重要;

最后，北京大學(xué)鮑霖分享《AI時代的存儲器與存內(nèi)技術(shù)發(fā)展》研究報告。他表示，底層單元與工藝集成方面的突破是存儲器技術(shù)發(fā)展的核心，先進封裝技術(shù)在存儲器領(lǐng)域扮演著越來越重要的角色。存算一體技術(shù)有望突破馮·諾依曼架構(gòu)的存儲墻瓶頸，新型存儲技術(shù)日趨成熟，將進一步推動存算芯片的發(fā)展。異構(gòu)存算可實現(xiàn)多存儲器間的優(yōu)勢互補，進一步提升芯片能效。

工藝及設(shè)計使能分論壇由概倫電子高級副總裁劉文超博士主持，并致歡迎辭。

概倫電子高級經(jīng)理秦朝政發(fā)表《賦能芯片設(shè)計制造： DTCO在COT能力建設(shè)中的應(yīng)用》技術(shù)演講。他表示，DTCO是現(xiàn)代半導(dǎo)體制造中的關(guān)鍵方法學(xué)，它通過在芯片設(shè)計階段就同步考慮制造工藝的限制和特性，實現(xiàn)設(shè)計與工藝的深度協(xié)同優(yōu)化。在COT應(yīng)用場景中，DTCO顯得尤為重要，因客戶自有工藝技術(shù)往往具有獨特的工藝特性和限制條件，需要針對性的設(shè)計優(yōu)化策略。概倫電子能夠幫助晶圓代工廠與設(shè)計公司緊密合作，根據(jù)客戶特定的工藝需求和技術(shù)路線，定制化地優(yōu)化器件工藝、設(shè)計規(guī)則、器件結(jié)構(gòu)和版圖布局，確?？蛻舻膶Ｓ屑夹g(shù)能夠在代工平臺上實現(xiàn)最佳的性能表現(xiàn)和制造良率，從而支持客戶在特定應(yīng)用領(lǐng)域的技術(shù)差異化和競爭優(yōu)勢;

浙江創(chuàng)芯的王瀚峰以《AI賦能芯片虛擬制造技術(shù)與開源定制化PDK研發(fā)》為主題，探討了人工智能在半導(dǎo)體虛擬制造環(huán)節(jié)的應(yīng)用。他重點介紹了基于機器學(xué)習(xí)技術(shù)的工藝仿真與優(yōu)化方法，可大幅縮短工藝開發(fā)周期。同時，他也分享了公司在開源PDK方面的探索，旨在降低先進工藝的設(shè)計門檻，推動行業(yè)生態(tài)共建;

在立芯軟件首席科學(xué)家王堃的技術(shù)報告《3D DRC：AI輔助3DIC設(shè)計規(guī)則檢查》中，他系統(tǒng)分析了當(dāng)前3DIC設(shè)計面臨的主要挑戰(zhàn)，尤其是在設(shè)計規(guī)則檢查(DRC)階段的復(fù)雜性。通過引入人工智能技術(shù)，他的團隊開發(fā)出了一種高效、高精度的3D DRC工具，可在早期發(fā)現(xiàn)潛在的結(jié)構(gòu)沖突和性能瓶頸，從而提高芯片設(shè)計的可靠性和迭代效率;

論壇下半場中，西安交大微電子學(xué)院副院長張國和教授發(fā)表《多敏感單元皮拉尼真空傳感器傳熱機理與模型》技術(shù)演講，團隊圍繞多敏感單元皮拉尼真空傳感器展開研究，深入剖析敏感單元微納尺度熱傳導(dǎo)機理，建立傳感器數(shù)值模型并結(jié)合制程開展了設(shè)計工藝協(xié)同優(yōu)化，研發(fā)的雙差分融合與陣列式融合傳感器，在測量范圍、靈敏度上顯著提升，有望替代國外產(chǎn)品，滿足多領(lǐng)域真空監(jiān)測需求;

九同方的高級算法專家溫馨博士發(fā)表了《面向先進制程的跨尺度多物理場仿真平臺：快速工藝模擬的集成與應(yīng)用》演講。她強調(diào)，在納米乃至原子尺度的先進工藝中，多物理效應(yīng)(如熱、力、電、磁耦合)對器件性能的影響日益顯著。她介紹的仿真平臺支持快速工藝仿真與優(yōu)化，為下一代芯片技術(shù)開發(fā)提供重要支撐;

概倫電子研發(fā)總監(jiān)章勝發(fā)表《助力芯片設(shè)計競爭力提升——特征提取產(chǎn)品的應(yīng)用、實踐和案例分享》技術(shù)演講。他分享到，概倫電子特征提取產(chǎn)品具有ARC自動化提取、支持高精確性Moment-Based LVF和IO CCB CCS Noise模型、以及萬核級分布式并行算力加速技術(shù)的優(yōu)勢，為行業(yè)提供高精準(zhǔn)、高靈活性、快速易操作的多算力平臺適配的標(biāo)準(zhǔn)單元庫特征化解決方案。概倫K庫產(chǎn)品和團隊高度關(guān)注客戶的應(yīng)用場景，既提供支撐先進工藝的高效EDA產(chǎn)品，也提供定制化單元K庫模型和流程，同時注重設(shè)計和K庫一致性的方法學(xué)研究，為客戶提供三維一體全方位的產(chǎn)品技術(shù)支撐，助力客戶打造有競爭力的產(chǎn)品。展望未來，概倫將依托特征提取和驗證領(lǐng)域的技術(shù)積累，打造標(biāo)準(zhǔn)單元庫自動化建庫平臺，實現(xiàn)高效且可用的工藝、架構(gòu)、設(shè)計、K庫、驗證的閉環(huán)式平臺型解決方案。

峰會現(xiàn)場，概倫展臺展示其應(yīng)用驅(qū)動的存儲芯片EDA全流程方案、完備的Design Enablement解決方案以及半導(dǎo)體參數(shù)測試產(chǎn)品和解決方案，為參會者提供了直觀了解公司核心產(chǎn)品和技術(shù)的機會，搭建了交流合作的平臺。

通過本次IDAS峰會，概倫電子希望進一步聯(lián)合產(chǎn)業(yè)鏈上下游和EDA合作伙伴，加強與行業(yè)的技術(shù)交流與合作，助力構(gòu)建開放協(xié)作、有生命力和競爭力的EDA產(chǎn)業(yè)生態(tài)。