動態(tài)
-
發(fā)布了文章 2025-10-21 11:33
-
發(fā)布了文章 2025-10-14 11:33
-
發(fā)布了文章 2025-09-30 11:32
-
發(fā)布了文章 2025-09-23 11:33
-
發(fā)布了文章 2025-09-16 11:33
-
發(fā)布了文章 2025-09-09 11:32
EMC設(shè)計中的晶振布局要點
一前言隨著電子設(shè)備向高集成度、高速率方向發(fā)展,電磁兼容性(EMC)問題日益突出。其中,時鐘信號作為數(shù)字系統(tǒng)的核心,其高頻特性極易引發(fā)電磁干擾(EMI)。晶振作為關(guān)鍵時鐘源,其設(shè)計不當往往導致輻射超標,成為EMC測試中的常見問題。本文將結(jié)合實際案例,探討晶振時鐘的EMI抑制方法。二晶振時鐘的EMI問題分析時鐘信號因其周期性特點,在頻域表現(xiàn)為離散的窄帶噪聲,能量1.7k瀏覽量 -
發(fā)布了文章 2025-09-02 11:42
-
發(fā)布了文章 2025-08-26 11:49
EMC案例分享之回路
一前言在當今高密度電子設(shè)計中,電磁兼容性(EMC)已成為決定產(chǎn)品成敗的關(guān)鍵指標。其中,輻射測試作為EMC評估的關(guān)鍵環(huán)節(jié)之一,其測試結(jié)果與PCB回路設(shè)計質(zhì)量密切相關(guān)。優(yōu)化回路設(shè)計不僅能有效抑制輻射干擾,更能將產(chǎn)品研發(fā)周期縮短30%以上,顯著降低后期整改成本。本文將結(jié)合典型工程案例,揭示那些鮮為人知的設(shè)計細節(jié)與優(yōu)化技巧。二案例背景客戶產(chǎn)品為一款車載顯示屏,客戶在 -
發(fā)布了文章 2025-08-19 11:34
-
發(fā)布了文章 2025-08-12 11:34