目錄：

一、布線的一般原則

1、PCB板知識(shí)

2、5-5原則

3、20H原則

4、3W/4W/10W原則(W:Width)

5、重疊電源與地線層規(guī)則

6、1/4波長(zhǎng)規(guī)則

7、芯片引腳布線

二、信號(hào)走線下方添加公共接地層

三、網(wǎng)格中添加過(guò)孔避免熱點(diǎn)

四、路由高速信號(hào)135°走線彎曲

五、增加瓶頸區(qū)域外的線距離

六、增加菊花鏈路(避免長(zhǎng)存根)

七、差分布線原則

八、正和負(fù)信號(hào)間的緊密延遲偏差

九、不要在分割平面上路由信號(hào)★

十、模擬地和數(shù)字地的處理

1、分離模擬和數(shù)字地平面

2、模擬和數(shù)字地虛擬劃分布局

十一、組件的寬度接近走線寬度

十二、環(huán)路面積最小

十三、PCB覆銅

十四、IO接口的外殼

十五、布局建議

1、電容的布局

2、先防護(hù)后濾波

一、布線的一般原則

1、PCB板知識(shí)

1）每個(gè)貫穿孔在電路上增加約 1～3nH 電感，PCB繪圖要點(diǎn)QA匯總。

2）單位長(zhǎng)度導(dǎo)線的自感約為 1nH/mm (計(jì)算方法參看EMC診斷技術(shù)及電磁兼容理論設(shè)計(jì)之6、布線對(duì)濾波電容噪聲抑制能力的影響)。

3）PCB產(chǎn)品設(shè)計(jì)過(guò)程中需要重點(diǎn)考慮EMC，通常70%以上的EMC問(wèn)題都來(lái)自于板級(jí)的設(shè)計(jì)。

2、5-5原則

所謂的五五原則，其實(shí)是印制板層數(shù)選擇規(guī)則，即時(shí)鐘頻率達(dá)到 5Mhz 或脈沖上升時(shí)間小于 5ns，則 PCB 板需采用多層板，這是一般的規(guī)則，有時(shí)候出于成本等因素的考慮，采用雙層板結(jié)構(gòu)時(shí)。這種情況下，最好將印制板的一面作為一個(gè)完整的地平面層。

3、20H原則

20H原則的主要目的是為了抑制電源輻射，我們都知道電場(chǎng)具有邊緣效應(yīng)，就像在電容邊緣的電場(chǎng)是不均勻的，所以為了避免電源的邊緣效應(yīng)，電源層要相對(duì)地層內(nèi)縮20H，不過(guò)一般按照經(jīng)驗(yàn)值 GND 層相對(duì)板框內(nèi)縮 20mil(0.508mm)，Power層相對(duì)板框內(nèi)縮 60mil(1.524mm)，即電源相對(duì)地內(nèi)縮 40mil。

對(duì)于移動(dòng)式設(shè)備來(lái)說(shuō)，在內(nèi)縮的距離里面隔 150mil 放置一圈 GND 過(guò)孔，如下圖。

4、3W/4W/10W原則(W:Width)

3W/4W 原則主要目的是抑制電磁輻射，放置距離太近發(fā)生串?dāng)_，故走線間盡量遵循 3W 原則，即線與線之間保持 3 倍線寬的距離，差分線 GAP 間距滿足 4W。如果線中心距不少于 3 倍線寬時(shí)，則可保持 70% 的線間電場(chǎng)不互相干擾，稱為 3W 原則。

如要達(dá)到 98% 的電場(chǎng)不互相干擾，可使用 10W 規(guī)則，一般在設(shè)計(jì)過(guò)程中因走線過(guò)密無(wú)法所有的信號(hào)線都滿足 3W 的話，可只將敏感信號(hào)采用 3W 處理，比如時(shí)鐘信號(hào)，復(fù)位信號(hào)。

5、重疊電源與地線層規(guī)則

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問(wèn)題一定要設(shè)法避免，難以避免時(shí)可考慮中間隔地層。

6、1/4波長(zhǎng)規(guī)則

1/4 是指 PCB 的走線長(zhǎng)度要小于這根線上信號(hào)波長(zhǎng)的 1/4，因?yàn)?1/4 的波長(zhǎng)的走線就是一個(gè)非常好的發(fā)射天線。波長(zhǎng) (λ) = 光速/頻率。一般建議小于 1/20λ 才是最佳走線長(zhǎng)度。

如 100MHz 頻率的走線， 波長(zhǎng)為 3m，1/4λ = 75cm，走線長(zhǎng)度最好不要超過(guò) 1/20λ = 15cm。

理論依據(jù)請(qǐng)移步：EMC診斷技術(shù)及電磁兼容理論設(shè)計(jì)之2、噪聲源的近場(chǎng)與遠(yuǎn)場(chǎng)特性。

7、芯片引腳布線

芯片引腳的線不要從焊盤中間連出來(lái)，如下圖所示。

二、線號(hào)走線下方添加公共接地層

在信號(hào)走線下方添加一個(gè)公共接地層，確保 PCB 中任意 2 個(gè)接地點(diǎn)之間的阻抗最小。

當(dāng)靠近地平面的外層用于安裝高速組件，如果用微帶線或者共面線的 RF 組件，另一側(cè)安裝不太重要的組件。第二個(gè)內(nèi)層用于電源平面，電源平面盡可能大，這樣可以降低阻抗。

有關(guān)分層原則詳情移步：PCB Layout各層含義與分層原則。

圖2.1 信號(hào)走線下方添加公共接地層

如果想要降低成本，那最好使用雙面 PCB，通過(guò)大量過(guò)孔互連的走線兩側(cè)添加地平面，如果下圖所示。

圖2.2 顯示拼接接地層的過(guò)孔的PCB

在單點(diǎn)互連的邏輯和模擬組件設(shè)置隔離的接地平面可以降低接地平面的噪聲。需要將一個(gè)區(qū)域到另一個(gè)區(qū)域的走線都排在互聯(lián)點(diǎn)的上方。如下圖所示。否則，可以添加天線，發(fā)送或者接收雜散信號(hào)。建議使用完整的單一接地。

圖2.3 返回電流回路

三、網(wǎng)格中添加過(guò)孔避免熱點(diǎn)

信號(hào)過(guò)孔會(huì)在電源層和接地層中產(chǎn)生空隙。過(guò)孔定位不當(dāng)會(huì)產(chǎn)生電流密度增加的平面區(qū)域，這些區(qū)域稱為熱點(diǎn)。

避免這些熱點(diǎn)，最好的解決方法是如下圖所示，將過(guò)孔放置在網(wǎng)格中，并在過(guò)孔之間留出足夠的空間供電源層通過(guò)，過(guò)孔間隔 15mil。

圖3.1 用網(wǎng)格圖案布線過(guò)孔避免熱量

四、路由高速信號(hào)135°走線彎曲

在路由高速信號(hào)時(shí)，彎曲應(yīng)保持最小。如果需要彎曲，建議 135° 而不是 90°。

如下圖（右側(cè)）所示，在 90° 時(shí)，不能保證 PCB 蝕刻。此外高速的鋒利邊緣充當(dāng)天線。

圖4.1 保持135°彎曲，而不是90°

為了達(dá)到特特定的走線長(zhǎng)度，需要使用蛇形走線。如下圖所示，同一走線中相鄰銅之間的最小距離必須保持為走線寬度的 4倍，每段彎曲應(yīng)為走線寬度的 1.5 倍。

圖4.2 保持彎曲處的最小距離和段長(zhǎng)度

五、增加瓶頸區(qū)域外的線距離

走線之間應(yīng)該保持最小距離，最大程度地減少串?dāng)_。串?dāng)_水平取決于兩條走線的長(zhǎng)度和距離。在某些區(qū)域，走線的布線達(dá)到了走線比預(yù)期更近的瓶頸。這個(gè)時(shí)候就需要增加額外信號(hào)之間的距離。也就是滿足最低要求，間距也可以再增加一點(diǎn)。

圖5.1 盡可能增加走線之間的間距

六、增加菊花鏈路(避免長(zhǎng)存根)

增加菊花鏈路保持信號(hào)完整性，避免長(zhǎng)存根走線。

長(zhǎng)短截線可能充當(dāng)天線，從而增加符合 EMC 標(biāo)準(zhǔn)的問(wèn)題。存根走線還會(huì)產(chǎn)生信號(hào)完整性、產(chǎn)生負(fù)面影響的反射。高速信號(hào)上的上拉或下拉電阻是存根的常見(jiàn)來(lái)源。如果需要此類電阻，就需要此類電阻將信號(hào)路由為菊花鏈。如下圖所示：

圖6.1 通過(guò)實(shí)施菊花路由避免存根跟蹤

圖6.2 長(zhǎng)存根

圖6.3 Reducing Stub Length

七、差分布線原則

詳情移步：差分布線原則與Altium_Designer設(shè)置。

八、正和負(fù)信號(hào)間的緊密延遲偏差

高速接口對(duì)到達(dá)目的地的時(shí)間有額外的要求，稱為不同走線和信號(hào)對(duì)之間的時(shí)鐘偏差。例如，在高速并行總線中，所有數(shù)據(jù)信號(hào)都需要在一個(gè)時(shí)間段內(nèi)達(dá)到，以滿足接收器的建立和保持時(shí)間要求。

差分對(duì)信號(hào)要求正負(fù)信號(hào)走線之間的延遲偏差非常小。因此，使用蛇形來(lái)補(bǔ)償任何長(zhǎng)度差異，必須要仔細(xì)設(shè)計(jì)蛇形走線的幾何形狀，如下圖，減少阻抗不連續(xù)性。

圖8.1 使用推薦的蛇形走線幾何結(jié)構(gòu)

在設(shè)計(jì)的時(shí)候應(yīng)該將蛇形走線放置在長(zhǎng)度不匹配的根部。這確保正負(fù)信號(hào)分量通過(guò)連接并同步傳播，如下圖所示：

圖8.2 將長(zhǎng)度校正添加到源的不匹配點(diǎn)

彎曲通常是長(zhǎng)度不匹配的來(lái)源，補(bǔ)償器應(yīng)該非?？拷鼜澢幏胖?，最大距離為 15mm，如下圖所示：

圖8.3 將長(zhǎng)度補(bǔ)償靠近彎曲處放置

通常 2個(gè)彎曲處相互補(bǔ)償，如果彎曲小于 15mm，則不需要使用蛇形進(jìn)行額外補(bǔ)償。信號(hào)的異步傳輸距離不應(yīng)超過(guò) 5mm。

圖8.4 彎曲可以相互補(bǔ)償

差分對(duì)連接的每個(gè)階段中的失配應(yīng)單獨(dú)匹配。在下圖中，過(guò)孔將差分對(duì)分成 2段，此處需要單獨(dú)補(bǔ)償彎曲。這樣確保了正信號(hào)和負(fù)信號(hào)通過(guò)過(guò)孔同步傳播。

圖8.5 應(yīng)在每個(gè)段中補(bǔ)償長(zhǎng)度差異

PCB 各層的信號(hào)速度并不相同，由于很難找出差異，如果需要匹配，最好在同一層走線。

圖8.6 同一接口內(nèi)的線對(duì)最好在同一層布線

在下圖中，電容焊盤內(nèi)部的走線長(zhǎng)度不等。即使信號(hào)不使用內(nèi)部走線。一些 CAD 工具也會(huì)將其視為長(zhǎng)度計(jì)算的一部分，并顯示正信號(hào)和負(fù)信號(hào)之間的長(zhǎng)度差。為了盡量減少這種情況，確保 2 個(gè)信號(hào)的焊盤入口相等。

圖8.7 需要注意一些CAD工具中遇到的長(zhǎng)度計(jì)算問(wèn)題

如下圖所示，首選差分對(duì)信號(hào)的非對(duì)稱分流，盡可能避免蛇形走線。

圖8.8 差分對(duì)的對(duì)稱突破

如果焊盤之間有足夠的空間，則可以為較短的走線包含小環(huán)而不是蛇形走線，過(guò)孔優(yōu)于蛇形走線。

圖8.9 差分對(duì)的首選分線

九、不要在分割平面上路由信號(hào)★

不正確的信號(hào)返回會(huì)導(dǎo)致噪聲耦合和 EMI 問(wèn)題。設(shè)計(jì)人員在路由信號(hào)時(shí)應(yīng)始終考慮信號(hào)返回路徑。電源軌和低速信號(hào)采用最短返回電流路徑，詳見(jiàn)：電源、信號(hào)完整性及布線原則之1、信號(hào)回流和跨分割。

如下圖所示，與此相反，高速信號(hào)的返回電流試圖跟隨信號(hào)路徑。

圖9.1 在高速PCB中，返回電流試圖跟隨信號(hào)路徑

不應(yīng)在分離平面上路由信號(hào)，因?yàn)榉祷芈窂綗o(wú)法跟隨信號(hào)走線。如下圖，如果一個(gè)平面在接收和源分開，需要圍繞它布設(shè)信號(hào)走線。若信號(hào)的前向和返回路徑是分開的，則它們之間的區(qū)域?qū)⒊洚?dāng)環(huán)形天線。

如果需要在 2個(gè)不同的參考平面上路由信號(hào)，則應(yīng)加入拼接電容。拼接電容使返回電流能夠從一個(gè)參考平面?zhèn)鬏數(shù)搅硪粋€(gè)參考平面。電容應(yīng)該靠近信號(hào)路徑放置，以便正向路徑和返回路徑之間的距離較小。通常拼接電容在 10nF 和 100nF 之間。

圖9.2 在分割平面上放置拼接電容

一般情況下，必須避開平面障礙物和平面槽。如果需要繞過(guò)此類障礙物，就需要如下所示使用拼接電容。

圖9.3 在平面障礙物上布線時(shí)合并的拼接電容

設(shè)計(jì)人員在布線高速信號(hào)時(shí)應(yīng)注意參考平面中的空洞。如下圖所示，當(dāng)將過(guò)孔靠近放置時(shí)，參考平面中會(huì)產(chǎn)生空洞。應(yīng)該通過(guò)確保過(guò)孔之間有足夠的間隙來(lái)避免較大的空隙區(qū)域。最好放置較少的接地和電源過(guò)孔，以減過(guò)孔間隙。

圖9.4 避免過(guò)孔平面空隙

返回路徑在信號(hào)的源和接收處。在下圖中，左側(cè)的設(shè)計(jì)被認(rèn)為是不好的設(shè)計(jì)。由于源側(cè)只有一個(gè)接地過(guò)孔，因此返回電流無(wú)法預(yù)期返回參考接地平面。返回路徑是存在于頂層的接地連接。

現(xiàn)在的問(wèn)題是信號(hào)走線的阻抗是根據(jù)接地平面而不是頂層的接地走線計(jì)算的。因此，必須在信號(hào)的源端和匯端放置接地過(guò)孔，允許返回電流返回接地平面。如下圖右側(cè)所示。

圖9.5 放置接地過(guò)孔時(shí)應(yīng)考慮返回路徑

當(dāng)電源平面被視為信號(hào)的參考時(shí)，信號(hào)應(yīng)該通過(guò)電源平面?zhèn)鬏敾厝?，信?hào)以源與地作為參考。要將參考切換到電源層，應(yīng)在灌電流和源電流處加入拼接電容。

如果接收和源使用相同的電源軌供電，那么旁路電容可以用作拼接電容。如果靠近信號(hào)開始/出口點(diǎn)放置。如下圖所示，拼接電容的理想值介于 10nF 和 100nF 之間。

圖9.6 使用電源平面作為參考時(shí)使用拼接電容

當(dāng)差分信號(hào)切換一層時(shí)，參考地平面也會(huì)切換。因此，在靠近層變化過(guò)孔的位置 添加拼接過(guò)孔。如下圖所示，允許返回電流改變接地層，處理差分信號(hào)時(shí)，切換接地過(guò)孔對(duì)應(yīng)、對(duì)稱放置。

圖9.7 當(dāng)信號(hào)改變接地參考時(shí)使用拼接電容

當(dāng)信號(hào)切換到具有不同參考平面的不同層時(shí)，應(yīng)實(shí)施拼接電容。這允許返回電流通過(guò)拼接電容從地流向電源層，如下圖所示，此外，當(dāng)考慮差分對(duì)時(shí)，拼接電容的放置和布線應(yīng)該對(duì)稱。

圖9.8 當(dāng)信號(hào)參考平面發(fā)生變化時(shí)加入拼接電容

設(shè)計(jì)的時(shí)候，不應(yīng)該在參考平面的邊緣或靠近 PCB 邊界的地方布線高速信號(hào)，這回對(duì)走線阻抗產(chǎn)生不利影響。

十、模擬地和數(shù)字地的處理

1、分離模擬與數(shù)字地平面

定義單獨(dú)的模擬和數(shù)字接地部分，可以在原理圖中，輕松確定哪些組件和引腳應(yīng)連接到數(shù)字地部分，哪些組件和引腳應(yīng)連接到模擬接地部分。這類型的設(shè)計(jì)可以通過(guò)放置 2 個(gè)不同的地平面作為參考來(lái)布線，可以有效降低噪聲。

兩個(gè)平面應(yīng)準(zhǔn)確放置，數(shù)字和模擬組件應(yīng)放置在相應(yīng)部分下方，如下圖所示。

圖10.1.1 需要謹(jǐn)慎進(jìn)行電源平面拆分

混合信號(hào)電路需要在單點(diǎn)連接模擬地和數(shù)字地。在原理圖，還是建議在模擬和數(shù)字部分之間放置鐵氧體磁珠或 0Ω 電阻。

數(shù)字地和模擬地的合并應(yīng)靠近集成電路放置。在具有分離平面的混合信號(hào)設(shè)計(jì)中，數(shù)字信號(hào)不應(yīng)該通過(guò)模擬接地平面布線，模擬信號(hào)不應(yīng)該通過(guò)數(shù)字地平面布線。

圖10.1.2 數(shù)字信號(hào)不應(yīng)該穿過(guò)模擬地平面

2、模擬和數(shù)字地虛擬劃分布局

在虛擬分割中，模擬地和數(shù)字地在原理圖中沒(méi)有分開。此外，2 個(gè)接地域在布局中也沒(méi)有電氣分離。在實(shí)際布局時(shí)應(yīng)分開，即在模擬地和數(shù)字地繪制了一個(gè)假想的分割線。這里應(yīng)該仔細(xì)考慮虛擬分割平面的正確一側(cè)放置元件。

圖10.2.1 應(yīng)使用虛擬平面分割仔細(xì)放置組件

在設(shè)計(jì)的時(shí)候應(yīng)該牢記 2 個(gè)地之間的虛線。數(shù)字和模擬信號(hào)走線不允許越過(guò)虛擬分割線。虛擬分割線不應(yīng)具有復(fù)雜的形狀。因?yàn)闆](méi)有平面障礙物保持模擬和數(shù)字返回電流分離。

十一、組件的寬度接近走線寬度

PCB 設(shè)計(jì)從原理圖開始，特別是元件的選擇，SMD 是首選，因?yàn)楦〉脑透痰膶?dǎo)線帶來(lái)更穩(wěn)定的高速性能。

如果組件的寬度接近走線寬度，就可以實(shí)現(xiàn)最佳的高速性能。這有利于降低走線和元件焊盤之間的阻抗匹配問(wèn)題。

十二、環(huán)路面積最小

即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界的干擾也越小。

十三、PCB覆銅

覆銅多出的“觸頭”需要去掉，以免產(chǎn)生“天線效應(yīng)”，減少不必要的干擾輻射與接收。

接地技術(shù)的目標(biāo)是最小化接地阻抗，從而降低從電路到電源的接地回路的電位。

? 將高速信號(hào)路由到堅(jiān)實(shí)且完整的接地平面。

? 不要將接地平面分成單獨(dú)的平面用于模擬、數(shù)字和電源引腳。建議使用單一且連續(xù)的接地層。

? 靠近微控制器引腳的任何區(qū)域附近不應(yīng)有任何類型的浮動(dòng)金屬/形狀。在信號(hào)層未使用的區(qū)域填充銅，并通過(guò)過(guò)孔將這些銅連接到接地層。

十四、IO接口的外殼

各個(gè)IO接口的外殼地盡量和板內(nèi)的信號(hào)地通過(guò)電感或是磁珠隔離。

圖14.1 DB9外殼接地

圖14.2 村田磁珠

十五、布局建議

1、電容的布局

電容到電源平面的走線距離應(yīng)盡可能短。

在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋Ｌ貏e注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。

電源濾波電容的放置

2、先防護(hù)后濾波

防護(hù)電路用來(lái)進(jìn)行外來(lái)過(guò)壓和過(guò)流抑制，如果將防護(hù)電路放置在濾波電路之后，濾波電路會(huì)被過(guò)壓和過(guò)流損壞。

原文鏈接：

https://blog.csdn.net/liht_1634/article/details/135752171