國(guó)芯科技：正在流片驗(yàn)證chiplet芯片高性能互聯(lián)IP技術(shù)
據(jù)公開的信息，在高端ai服務(wù)器gpu上搭載hbm芯片已成為主流，預(yù)計(jì)到2023年全球hbm需求量將每年增加60%，達(dá)到2.9億gb，到2024年還將增加30%。公司的hbm技術(shù)到底是怎么研究的？何時(shí)才能實(shí)際應(yīng)用于hbm的量產(chǎn)？
國(guó)芯科技（688262）。sh） 8月2日的投資者在互動(dòng)平臺(tái)（interface），公司目前正在與合作伙伴一起流片驗(yàn)證相關(guān)chiplet芯片高性能互聯(lián)IP技術(shù)，和上下游合作廠家積極開展包括HBM技術(shù)在內(nèi)的芯片的設(shè)計(jì)與封裝技術(shù)的研究正在積極進(jìn)行?！背跗谀繕?biāo)主要用于為顧客量身定做的服務(wù)產(chǎn)品。
直到發(fā)送原稿為止，國(guó)芯科技的市價(jià)為118.54億韓元，股價(jià)為每股35.28元人民幣，比前一天收盤價(jià)下跌了1.48%。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
IP技術(shù)
+關(guān)注
關(guān)注
0文章
16瀏覽量
8437 -
HBM
+關(guān)注
關(guān)注
2文章
422瀏覽量
15645 -
國(guó)芯科技
+關(guān)注
關(guān)注
0文章
181瀏覽量
4758 -
chiplet
+關(guān)注
關(guān)注
6文章
475瀏覽量
13417
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
CMOS 2.0與Chiplet兩種創(chuàng)新技術(shù)的區(qū)別
摩爾定律正在減速。過去我們靠不斷縮小晶體管尺寸提升芯片性能，但如今物理極限越來越近。在這樣的背景下，兩種創(chuàng)新技術(shù)站上舞臺(tái)：CMOS 2.0 和 Ch
芯華章攜手EDA國(guó)創(chuàng)中心推出數(shù)字芯片驗(yàn)證大模型ChatDV
面向國(guó)家在集成電路EDA領(lǐng)域的重大需求，芯華章攜手全國(guó)首家集成電路設(shè)計(jì)領(lǐng)域國(guó)家級(jí)創(chuàng)新中心——EDA國(guó)創(chuàng)中心，針對(duì)日益突出的芯片設(shè)計(jì)驗(yàn)證痛點(diǎn)，強(qiáng)強(qiáng)聯(lián)手，共同推出具有完全自主知識(shí)產(chǎn)權(quán)的基于
芯馳科技與Arteris深化合作
近日，上海國(guó)際車展期間，芯馳科技與IP供應(yīng)商 Arteris聯(lián)合宣布深化合作，基于Arteris片上網(wǎng)絡(luò)（NoC）IP，在高流量、低延遲的片
Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實(shí)現(xiàn)流片成功
我們很高興能在此宣布，Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實(shí)現(xiàn)首次流片成功。這一里程碑彰顯了我們持續(xù)提供高性能車
解鎖Chiplet潛力:封裝技術(shù)是關(guān)鍵
的關(guān)鍵鑰匙。 Chiplet： 超大規(guī)模芯片突破的關(guān)鍵策略 面對(duì)全球范圍內(nèi)計(jì)算需求的爆炸性增長(zhǎng)，高性能芯片市場(chǎng)正以前所未有的速度持續(xù)擴(kuò)張。在這一背景下，
Alpahwave Semi推出全球首個(gè)64Gbps UCIe D2D互聯(lián)IP子系統(tǒng)
的。該子系統(tǒng)采用了臺(tái)積電先進(jìn)的3nm工藝，并成功完成了流片驗(yàn)證，充分展示了其在高性能、低功耗方面的卓越表現(xiàn)。 這一64Gbps UCIe D2D互聯(lián)
芯片流片的基礎(chǔ)知識(shí)
宣布了一項(xiàng)重大突破：他們成功流片了全球首顆5納米工藝的車規(guī)級(jí)智能駕駛芯片——“神璣NX9031”。這一成就不僅標(biāo)志著蔚來在芯片設(shè)計(jì)領(lǐng)域的突破，也預(yù)示著即將到來的測(cè)試和
芯華章推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)
不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，特別是基于RISC-V等多種異構(gòu)處理器架構(gòu)的定制化高性能應(yīng)用芯片，對(duì)硬件驗(yàn)證平臺(tái)的
發(fā)表于 12-10 10:49
?768次閱讀
國(guó)產(chǎn)EDA公司芯華章科技推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)
新品發(fā)布 XEPIC 不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，特別是基于RISC-V等多種異構(gòu)處理器架構(gòu)的定制化高性能應(yīng)用芯片，對(duì)硬件驗(yàn)證
發(fā)表于 12-10 09:17
?1374次閱讀
國(guó)芯科技與賽昉科技合作，高性能AI MCU芯片CCR7002測(cè)試成功
近日，國(guó)芯科技與廣東賽昉科技有限公司攜手研發(fā)的CCR7002高性能AI MCU芯片產(chǎn)品傳來捷報(bào)，成功通過了內(nèi)部嚴(yán)格的性能和功能測(cè)試。此次合作
賽昉聯(lián)合國(guó)芯推出高性能AI MCU芯片，實(shí)現(xiàn)RISC-V+AI新應(yīng)用
近日，賽昉科技與蘇州國(guó)芯科技有限公司（以下簡(jiǎn)稱“國(guó)芯科技”）合作研發(fā)的高性能AIMCU芯片產(chǎn)品C
國(guó)芯科技：高性能AI MCU芯片CCR7002內(nèi)部測(cè)試成功
。 CCR7002是國(guó)芯科技與廣東賽昉科技有限公司(以下簡(jiǎn)稱“賽昉科技”)共同研發(fā)的高性能AI MCU芯片。該芯片采用了先進(jìn)的多
國(guó)芯科技攜手賽昉科技發(fā)布高性能AI MCU芯片
近日，從國(guó)芯科技再次傳來喜訊，國(guó)芯科技與廣東賽昉科技有限公司（以下簡(jiǎn)稱“賽昉科技”）合作研發(fā)的高性能AI MCU
最新Chiplet互聯(lián)案例解析 UCIe 2.0最新標(biāo)準(zhǔn)解讀
單個(gè)芯片性能提升的有效途徑?? ? 隨著半導(dǎo)體制程不斷逼近物理極限，越來越多的芯片廠商為了提升芯片性能和效率開始使用
世芯電子成功流片2nm測(cè)試芯片
近日，高性能ASIC設(shè)計(jì)服務(wù)領(lǐng)域的領(lǐng)先企業(yè)世芯電子（Alchip）宣布了一項(xiàng)重大技術(shù)突破——成功流片了一款2nm測(cè)試
工商網(wǎng)監(jiān)
評(píng)論