在制程工藝難以進(jìn)步的情況下，Chiplet小芯片架構(gòu)可以實現(xiàn)晶體管密度的突破，因此對于半導(dǎo)體行業(yè)來說非常重要。目前，英特爾、AMD、ARM等芯片巨頭均已推出Chiplet小芯片架構(gòu)，但是本土半導(dǎo)體廠商在這一領(lǐng)域仍比較欠缺。

不過，近日傳來一則好消息——在12月16日“第二屆中國互聯(lián)技術(shù)與產(chǎn)業(yè)大會”上，首個由中國集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)正式通過工信部中國電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會的審定并對外發(fā)布。

據(jù)悉，這是中國首個原生集成電路Chiplet技術(shù)標(biāo)準(zhǔn)，對于中國集成電路產(chǎn)業(yè)延續(xù)“摩爾定律”、突破先進(jìn)制程工藝限制，以及探討先進(jìn)封裝工藝技術(shù)具有重要意義！

或許大家對Chiplet還不太了解，簡單來說，Chiplet技術(shù)就是對原本復(fù)雜的SoC芯片的解構(gòu)，將滿足特定功能的裸片通過die-to-die內(nèi)部互連技術(shù)與底層基礎(chǔ)芯片封裝組合在一起，類似于搭建樂高積木一般，最后集成為一個系統(tǒng)級芯片。這樣可以通過對不同功能模塊的芯片選用合適的制程工藝，從技術(shù)方面實現(xiàn)各功能的最優(yōu)化、成本的最小化、性價比的最大化、模塊復(fù)用的靈活化。

舉例來說，在一顆7nm工藝制程的芯片中，一些次要的模塊可以用如22nm的較低的工藝制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，從而可以減少對7nm工藝制程的依賴。基于這一特性，Chiplet模式也被認(rèn)為是在摩爾定律趨緩下的半導(dǎo)體工藝發(fā)展方向之一。

更重要的是，Chiplet是物聯(lián)網(wǎng)時代最需要的技術(shù)。我們都知道，物聯(lián)網(wǎng)最大的特點在于嚴(yán)重的碎片化，這就注定無法通過一個通用芯片就解決所有問題。比如，一個性能強大的通用芯片，當(dāng)然可以去覆蓋到各種各樣的應(yīng)用場景當(dāng)中，但或許可能會因為成本問題被棄用，畢竟市場對技術(shù)方案的選擇最終都會落到性價比上。而Chiplet所提供的“組裝化”思路，無疑為滿足物聯(lián)網(wǎng)應(yīng)用技術(shù)可行、成本可控產(chǎn)生了新啟迪。

據(jù)了解，此次發(fā)布的《小芯片接口總線技術(shù)要求》描述了 CPU、GPU、人工智能芯片、網(wǎng)絡(luò)處理器和網(wǎng)絡(luò)交換芯片等應(yīng)用場景的小芯片接口總線（chip-let）技術(shù)要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等。

小芯片接口技術(shù)的應(yīng)用場景包括：

● C2M（Computing to Memory），計算芯片與存儲芯片的互連。

● C2C（Computing to Computing），計算芯片之間的互連。兩者連接方式：

◎ 采用并行單端信號相連，多用于 CPU 內(nèi)多計算芯片之間的互連；

◎ 采用串行差分信號相連，多用于 AI、Switch 芯片性能擴展的場景。

● C2IO（Computing to IO），計算芯片與 IO 芯片的互連。

● C2O（Computing to Others），計算芯片與信號處理、基帶單元等其他小芯片的互連。

▲《小芯片接口總線技術(shù)》標(biāo)準(zhǔn)概況圖

此標(biāo)準(zhǔn)列出了并行總線等三種接口，提出了多種速率要求，總連接帶寬可以達(dá)到 1.6Tbps，以靈活應(yīng)對不同的應(yīng)用場景以及不同能力的技術(shù)供應(yīng)商，通過對鏈路層、適配層、物理層的詳細(xì)定義，實現(xiàn)在小芯片之間的互連互通，并兼顧了PCIe等現(xiàn)有協(xié)議的支持，列出了對封裝方式的要求，小芯片設(shè)計不但可以使用國際先進(jìn)封裝方式，也可以充分利用國內(nèi)封裝技術(shù)積累。

總之，中國首個原生Chiplet小芯片技術(shù)標(biāo)準(zhǔn)的發(fā)布，無疑是中國半導(dǎo)體產(chǎn)業(yè)的又一次進(jìn)步！

審核編輯 ：李倩