在使用Altium Designer的過程中
我們收到許多用戶的提問
Q&A系列將針對用戶關(guān)注度較高的問題
請Altium技術(shù)專家為大家答疑解惑
如何設(shè)置規(guī)則以避免相鄰層的平行路由線段?
使用Altium Designer - High Speed設(shè)計(jì)規(guī)則中的“ParallelSegment”規(guī)則,避免相鄰層的平行路由線段。

Layer Checking - 指定要檢查的兩個(gè)線路段應(yīng)處層的位置:
Same Layer - 目標(biāo)網(wǎng)絡(luò)的線路片段都位于同一層上
Adjacent Layer - 目標(biāo)網(wǎng)絡(luò)的線路片段位于相鄰層上。
For a parallel gap of - 指定兩個(gè)線路片段之間應(yīng)存在的平行間距,然后才能考慮對其進(jìn)行長度約束。
The parallel limit is - 當(dāng)觀察到整個(gè)路由長度中符合平行間距約束的線路時(shí),指定線路片段(不同網(wǎng)絡(luò))之間允許的最大平行長度。
審核編輯:湯梓紅
-
線路
+關(guān)注
關(guān)注
2文章
144瀏覽量
21205 -
Altium Designer
+關(guān)注
關(guān)注
50文章
407瀏覽量
46862
原文標(biāo)題:【Q&A】如何避免相鄰層的平行路由線段
文章出處:【微信號(hào):AltiumChina,微信公眾號(hào):Altium】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評(píng)論請先 登錄
新松出席2025沈陽機(jī)器人大會(huì)平行論壇
平行光太陽模擬器測試系統(tǒng)的原理
用于 DOCSIS 3.0 上行路徑的可編程增益放大器 skyworksinc
Allegro Skill工藝輔助之導(dǎo)入疊層模板
PCB疊層設(shè)計(jì)避坑指南
Allegro Skill布線功能之RF相鄰銅皮挖空介紹

如何避免相鄰層的平行路由線段
評(píng)論