完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1678個(gè) 瀏覽:129238次 帖子:5356個(gè)
在FPGA開(kāi)發(fā)中盡量避免全局復(fù)位的使用?(1)
最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書(shū)(white paper,wp272.pdf),名字叫《Get Smart About Reset:T...
在Vitis中通過(guò)PSU DDR執(zhí)行MicroBlaze應(yīng)用
MicroBlaze CPU 是可修改的拖入式預(yù)設(shè) 32 位/64 位 RISC 微處理器配置系列。
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)
AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作,包含軟件環(huán)境、硬件環(huán)境。
無(wú)任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計(jì)中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。
如何在FPGA中實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器
分享如何在Xilinx Breadboardable Spartan-7 FPGA, CMOD S7中實(shí)現(xiàn)4位偽隨機(jī)數(shù)發(fā)生器(PRNGs)。
在遠(yuǎn)程更新的時(shí)候,有時(shí)候需要雙鏡像來(lái)保護(hù)設(shè)計(jì)的穩(wěn)定性。在進(jìn)行更新設(shè)計(jì)的時(shí)候,只更新一個(gè)鏡像,另一個(gè)鏡像在部署之前就測(cè)試過(guò)沒(méi)問(wèn)題并不再更新。當(dāng)更新出錯(cuò)時(shí),...
采用Xilinx ML507評(píng)估平臺(tái)的APU增強(qiáng)型FPGA設(shè)計(jì)
我們?cè)诖颂峁┰敿?xì)信息,說(shuō)明Missing Link電子公司的工程師是如何為我們的示例設(shè)計(jì)生成必要文件的,以及如何使用這些文件在Xilinx ML507評(píng)...
標(biāo)準(zhǔn)協(xié)議的規(guī)范中一般都對(duì)眼圖模板都有詳細(xì)的規(guī)定,使用 IBERT 完成眼圖掃描后,通過(guò)設(shè)置一些參數(shù),即可讓 Vivado 自動(dòng)將模板畫(huà)到眼圖上,具體操作...
AXI學(xué)習(xí)路線(xiàn),從握手協(xié)議開(kāi)始
對(duì) AXI master的全面討論變得困難。我還沒(méi)有(還)想出如何簡(jiǎn)化材料來(lái)寫(xiě)一篇關(guān)于如何構(gòu)建通用 AXI master器的帖子,這已經(jīng)夠難了——通常來(lái)...
AMD Xilinx SoC:定制PetaLinux中的FSBL
客戶(hù)為AMD Xilinx SoC創(chuàng)建了PetaLinux工程。需要定制PetaLinux中的FSBL
深入剖析Xilinx Zynq的前沿優(yōu)勢(shì)
傳感器是任何工業(yè)系統(tǒng),尤其是工業(yè)物聯(lián)網(wǎng)解決方案的關(guān)鍵組成部分。從簡(jiǎn)單的溫度測(cè)量熱電偶,到結(jié)合多個(gè)異構(gòu)傳感器的用來(lái)測(cè)量特定物理量的復(fù)雜傳感器融合,工業(yè)物聯(lián)...
2024-04-26 標(biāo)簽:傳感器Xilinx機(jī)器學(xué)習(xí) 1.4k 0
基于Xilinx Virtex-5-FXT中的APU簡(jiǎn)化汽車(chē)多媒體系統(tǒng)設(shè)計(jì)方案詳解
汽車(chē)多媒體系統(tǒng)面臨著嚴(yán)峻的技術(shù)挑戰(zhàn):如何在漫長(zhǎng)的整個(gè)產(chǎn)品壽命周期中實(shí)現(xiàn)系統(tǒng)的可升級(jí)性?轎車(chē)和卡車(chē)的壽命通常都在十年以上。這就使汽車(chē)多媒體系統(tǒng)難以跟上消...
串行背板技術(shù)面臨新挑戰(zhàn) Xilinx推出串行背板解決方案
盡管串行技術(shù)的應(yīng)用已日益普遍,但許多設(shè)計(jì)挑戰(zhàn)依然橫亙?cè)谠O(shè)計(jì)人員面前。背板子系統(tǒng)是整個(gè)系統(tǒng)的“心臟”,它必須能夠在板卡間提供可靠的信號(hào)傳輸。因此,在背板設(shè)...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載38:Spartan
PlanAhead允許導(dǎo)入多種不同類(lèi)型的源文件,包括HDL和NGC核。在RTL編輯器中可以打開(kāi)、編輯、開(kāi)發(fā)RTL源文件。下面我們介紹【Sources】源...
對(duì)設(shè)計(jì)者很通常的情況是花費(fèi)幾天或幾周的時(shí)間圍繞一個(gè)設(shè)計(jì)來(lái)滿(mǎn)足時(shí)序,甚至多半利用上面描述的自動(dòng)種子變化,只面對(duì)可以起伏通過(guò)已有布局的小改變和時(shí)序特性完全改變。
以前總是沒(méi)有記錄的習(xí)慣,導(dǎo)致遇到問(wèn)題時(shí)總得重新回憶與摸索,大大降低了學(xué)習(xí)效率,從今天開(kāi)始決定改掉這個(gè)壞毛病,認(rèn)真記錄自己的Verilog學(xué)習(xí)之路,希...
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載6:Spartan
Spartan-6的每個(gè)SLICE 有8個(gè)存儲(chǔ)元件,可以實(shí)現(xiàn)存儲(chǔ)功能。
Xilinx推出基于FPGA的IP方案加速高清平板電視設(shè)計(jì)
不久以前,高清平板電視對(duì)普通消費(fèi)者來(lái)說(shuō)還是一個(gè)奢侈品。而現(xiàn)在,大多數(shù)一般收入家庭去購(gòu)買(mǎi)一臺(tái)高清平板電視已非難事。應(yīng)對(duì)這一變化,面板廠家正在擴(kuò)大產(chǎn)能去迎合...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |