VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì):本書系統(tǒng)地介紹了一種硬件描述語言，即VHDL語言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化，也是邁向21世紀(jì)的電子工程師所必須掌握的專門知識。本書共分12章，第1章~第8章主要介紹VHDL語言的基本知識和使用VHDL語言設(shè)計(jì)簡單邏輯電路的基本方法;第9章和第10章分別以定時(shí)器和接口電路設(shè)計(jì)為例，詳述了用VHDL語言設(shè)計(jì)復(fù)雜電路的步驟和過程；第11章簡單介紹了VHDL語言93版和87版的主要區(qū)別；第12章介紹了MAX+PlusⅡ的使用說明。
本書以數(shù)字邏輯電路設(shè)計(jì)為主線，用對比手法來說明數(shù)字邏輯電路的電原理圖和VHDL語言程序之間的對應(yīng)關(guān)系，并列舉了眾多的實(shí)例。另外，還對設(shè)計(jì)中的有關(guān)技術(shù)如仿真、綜合等作了相應(yīng)說明。本書簡明扼要，易讀易懂。它可作為大學(xué)本科和研究生的教科書，也可以作為一般從事電子電路設(shè)計(jì)工程師的自學(xué)參考書。
第1章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述
1.1 傳統(tǒng)的系統(tǒng)硬件設(shè)計(jì)方法
1.2 利用硬件描述語言(HDL)的硬件電路設(shè)計(jì)方法
1.3 利用VHDL語言設(shè)計(jì)硬件電路的優(yōu)點(diǎn)
第2章 VHDL語言程序的基本結(jié)構(gòu)
2.1 VHDL語言設(shè)計(jì)的基本單元及其構(gòu)成
2.2 VHDL語言構(gòu)造體的子結(jié)構(gòu)描述
2.3 包集合、庫及配置
第3章 VHDL語言的數(shù)據(jù)類型及運(yùn)算操作符
3.1 VHDL語言的客體及其分類
3.2 VHDL語言的數(shù)據(jù)類型
3.3 VHDL語言的運(yùn)算操作符
第4章 VHDL語言構(gòu)造體的描述方式
4.1 構(gòu)造體的行為描述方式
4.2 構(gòu)造體的寄存器傳輸(RTL)描述方式
4.3 構(gòu)造體的結(jié)構(gòu)描述方式
第5章 VHDL語言的主要描述語句
5.1 順序描述語句
5.2 并發(fā)描述語句
5.3 其它語句和有關(guān)規(guī)定的說明
第6章 數(shù)值系統(tǒng)的狀態(tài)模型
6.1 二態(tài)數(shù)值系統(tǒng)
6.2 三態(tài)數(shù)值系統(tǒng)
6.3 四態(tài)數(shù)值系統(tǒng)
6.4 九態(tài)數(shù)值系統(tǒng)
6.5 十二態(tài)數(shù)值系統(tǒng)
6.6 四十六態(tài)數(shù)值系統(tǒng)
第7章 基本邏輯電路設(shè)計(jì)
7.1 組合邏輯電路設(shè)計(jì)
7.2 時(shí)序電路設(shè)計(jì)
7.3 存貯器
第8章 仿真與邏輯綜合
8.1 仿真
8.2 邏輯綜合
第9章 計(jì)時(shí)電路設(shè)計(jì)實(shí)例
9.1 1/100s計(jì)時(shí)器的功能要求和結(jié)構(gòu)
9.2 1/100s計(jì)時(shí)控制芯片設(shè)計(jì)
第10章 微處理器接口芯片設(shè)計(jì)實(shí)例
10.2 SCI串行接口芯片設(shè)計(jì)實(shí)例
10.3 鍵盤接口芯片KBC設(shè)計(jì)實(shí)例
第11章 93版和87版VHDL語言的主要區(qū)別
11.1 VHDL語言版本的特點(diǎn)
11.2 87版到93版的移植問題
第12章 MAX+plusⅡ使用說明
12.1 MAX+plusⅡ概述
12.2 建立和編輯一個(gè)VHDL語言的工程文件
12.3 VHDL語言程序的編譯
12.4 VHDL語言程序的仿真
習(xí)題與思考題
附錄A VHDL語言文法一覽表
附錄B 屬性說明
附錄C VHDL標(biāo)準(zhǔn)包集合文件