以太網(wǎng)口是我們?nèi)粘９こ讨谐Ｓ玫?a href="http://www.cshb120.cn/v/tag/13179/" target="_blank">通信接口，以太網(wǎng)接口有很多種，本文將對常用以太網(wǎng)接口進行科普介紹。

1、GMII接口

1.1 GMII接口概述

GMII接口屬于源同步時鐘類型（時鐘與數(shù)據(jù)都是由同一芯片驅(qū)動），時鐘速率125MHz，接口連接關系如圖1所示，22根線，其中TX_EN, TX_ER, TXD<7:0>這些信號同步于TX_CLK；RX_DV, RX_ER,

圖1 GMII接口原理框圖

RXD<7:0>這些信號同步于RX_CLK。其它的兩個信號CRS, COL只用于半雙工模式，一般設計中不會用到，而且這兩個信號與時鐘是異步的，對這兩個信號不做要求。各信號說明見表1。

表1 UTOPIA LEVEL 2接口信號說明

1.2 設計原則

1、要求同方向的時鐘數(shù)據(jù)嚴格等長，即TX_EN, TX_ER, TXD<7:0>這些控制/數(shù)據(jù)信號與TX_CLK等長；RX_DV, RX_ER, RXD<7:0>這些控制/數(shù)據(jù)信號與RX_CLK等長。一般設計中，要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于1cm（約0.1ns）。

2、要求信號的發(fā)送端（包括時鐘/數(shù)據(jù)/控制信號）串接33歐姆電阻以減小反射，提高信號完整性。

3、信號走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個以內(nèi)）

4、因信號線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號受的串擾。

2、RGMII接口概述

2.1 RGMII接口概述

RGMII屬于源同步時鐘類型，最初是由HP制定的一個GMII精簡版專利標準，得到各大主流廠家的認可，成為一個普遍應用的關于xMII系列接口的標準。RGMII經(jīng)歷了1.0\\1.1\\1.2\\1.2a\\1.3\\2.0幾個版本。從2.0版本開始支持HSTL，之前的版本支持2.5V CMOS。

TXC/RXC時鐘頻率支持125MHz，25MHz,2.5MHz，可以適配1000M,100M,10M速率。在時鐘的上升沿和下降沿均進行數(shù)據(jù)采樣，相比GMII接口，數(shù)據(jù)信號線收發(fā)方向各減半變?yōu)?根，信號線總共有12根。如圖2和表2說明。

圖2 RGMII接口原理框圖

表2 RGMII接口信號說明

2.2 設計原則

1、要求同方向的時鐘數(shù)據(jù)嚴格等長，即TX_CTL，TXD<3:0>這些控制/數(shù)據(jù)信號與TXC等長；RX_CTL，RXD<3:0>這些控制/數(shù)據(jù)信號與RXC等長。一般設計中，要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于0.5cm（約0.05ns）。

2、要求信號的發(fā)送端（包括時鐘/數(shù)據(jù)/控制信號）串接33歐姆電阻以減小反射，提高信號完整性。

3、信號走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個以內(nèi)）。

4、因信號線較多，在布局允許情況下，PHY與MAC盡量靠近，減小高速信號受的串擾，線長最好小于4000mil。

3、SS_SMII接口

3.1 SS_SMII 接口概述

SS_SMII（又叫S3MII）接口屬于源同步時鐘類型，接口原理框圖如圖3所示，時鐘速率125M Hz；信號與時鐘間的關系等同于GMII。

圖3 S3MII接口原理框圖

3.2 SS_SMII接口設計原則

1、要求TX_SYNC, TXD信號與TX_CLK等長；RX_SYNC, RXD信號與RX_CLK等長。一般設計中，要求控制/數(shù)據(jù)信號與時鐘信號的長度差不大于1cm（約0.1ns）。

2、要求信號的發(fā)送端（包括時鐘/數(shù)據(jù)/控制信號）串接33歐姆電阻以減小反射，提高信號完整性。

3、信號走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個以內(nèi)）。

4、在時間允許的情況下，盡量對接口進行仿真。

4、SMII接口

4.1 SMII接口概述

SMII接口公共時鐘模型（兩端芯片的時鐘來自共同的時鐘BUFFER），時鐘速率125M Hz，接口原理框圖如圖4所示；并不要求數(shù)據(jù)線與時鐘等長。

4.2 SMII接口設計原則

1. 設計時可以先考慮使REFCLK1, REFCLK2等長。

圖4 SMII接口原理框圖

2、要求SYNC，TXD，RXD這幾個信號走線盡量短；（從芯片資料理論上看出這些線

的最大長度為1.5ns，21cm；但由于芯片差異性較大，因此實際布線中盡量走短）。

1. 要求信號的發(fā)送端（包括時鐘/數(shù)據(jù)/控制信號）串接33歐姆電阻以減小反射，提高信號完整性；
2. 信號走線中要注意保持阻抗的連續(xù)性，盡量減少過孔數(shù)量（一般過孔數(shù)量在3個以內(nèi)）。

5、RMII接口

5.1 RMII接口概述

RMII接口屬于公共時鐘傳輸模型，時鐘速率50M Hz；并不要求數(shù)據(jù)線與時鐘等長。圖5所示為RMII接口的原理框圖。

圖5 RMII接口原理框圖

5.2 RMII接口設計原則

1. 設計時可以先考慮使REFCLK1, REFCLK2等長。
2. 要求其它的數(shù)據(jù)/控制信號走線盡量短；（RMII規(guī)范規(guī)定信號的驅(qū)動能力在包含負載輸入電容情況下不小于12inch，也就是30cm；但由于芯片差異，實際布線情況下盡量短）。
3. 要求信號的發(fā)送端（包括時鐘/數(shù)據(jù)/控制信號）串接33歐姆電阻以減小反射，提高信號完整性。

6、MII接口

MII接口屬于公共時鐘傳輸模型，時鐘頻率25M（100M以太網(wǎng)）或2.5M（10M以太網(wǎng)）。兩個時鐘都是由Phy發(fā)送給MAC的。接口框圖如圖6所示。另外，該接口的其它兩個信號CRS、COL是異步信號，無特殊要求，故不在此圖中畫出。

對于MII信號，由于信號速率較低，因此在布線上無特殊要求，只要求Phy與MAC離的不要太遠就可以了。

圖6 MII接口原理框圖