FPGA之FIFO練習(xí)2：設(shè)計(jì)思路
FIFO( First Input First Output)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1650文章
22217瀏覽量
628044 -
芯片
+關(guān)注
關(guān)注
462文章
53252瀏覽量
455434 -
fifo
+關(guān)注
關(guān)注
3文章
402瀏覽量
45377
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
求助verilog編寫(xiě)實(shí)現(xiàn)AXIStream-FIFO功能思路
各位大神，有沒(méi)有用過(guò)AXIStream-FIFO IP core的或不用core直接用verilog實(shí)現(xiàn)過(guò)AXIStream-FIFO功能的，我現(xiàn)在FPGA入門(mén)練習(xí)(據(jù)說(shuō)華為等大公司喜
發(fā)表于 02-21 16:24
明德?lián)P點(diǎn)撥FPGA在線(xiàn)培訓(xùn)課程下載 很實(shí)用的資料
課程就足夠?qū)W習(xí)FPGA，無(wú)須再學(xué)習(xí)其他資料，是您學(xué)習(xí)FPGA的最佳選擇。感覺(jué)課程非常實(shí)用，與眾不同的地方在于，它練習(xí)很多，而且會(huì)先出一個(gè)功能文檔，然后按照文檔設(shè)計(jì)，接著對(duì)照設(shè)計(jì)思路，看
發(fā)表于 05-20 14:47
Xilinx FPGA入門(mén)連載52：FPGA片內(nèi)FIFO實(shí)例之FIFO配置
Xilinx FPGA入門(mén)連載52：FPGA片內(nèi)FIFO實(shí)例之FIFO配置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
Xilinx FPGA入門(mén)連載52：FPGA片內(nèi)FIFO實(shí)例之FIFO配置
Xilinx FPGA入門(mén)連載52：FPGA片內(nèi)FIFO實(shí)例之FIFO配置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)
異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)，解決亞穩(wěn)態(tài)的問(wèn)題
發(fā)表于 11-10 15:21
?4次下載
FPGA之FIFO練習(xí)1：設(shè)計(jì)思路
FIFO隊(duì)列具有處理簡(jiǎn)單，開(kāi)銷(xiāo)小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類(lèi)型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對(duì)時(shí)間敏感的實(shí)時(shí)應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。
FPGA之FIFO練習(xí)
FIFO隊(duì)列具有處理簡(jiǎn)單，開(kāi)銷(xiāo)小的優(yōu)點(diǎn)。但FIFO不區(qū)分報(bào)文類(lèi)型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對(duì)時(shí)間敏感的實(shí)時(shí)應(yīng)用（如VoIP）的延遲得不到保證，關(guān)鍵業(yè)務(wù)的帶寬也不能得到保證。
FPGA之FIFO練習(xí)3：設(shè)計(jì)思路
根據(jù)FIFO工作的時(shí)鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時(shí)鐘和寫(xiě)時(shí)鐘為同一個(gè)時(shí)鐘。在時(shí)鐘沿來(lái)臨時(shí)同時(shí)發(fā)生讀
FPGA之FIFO的原理概述
FIFO隊(duì)列不對(duì)報(bào)文進(jìn)行分類(lèi)，當(dāng)報(bào)文進(jìn)入接口的速度大于接口能發(fā)送的速度時(shí)，FIFO按報(bào)文到達(dá)接口的先后順序讓報(bào)文進(jìn)入隊(duì)列，同時(shí)，FIFO在隊(duì)列的出口讓報(bào)文按進(jìn)隊(duì)的順序出隊(duì)，先進(jìn)的報(bào)文將先出隊(duì)，后進(jìn)的報(bào)文將后出隊(duì)。
FPGA之異步練習(xí)：設(shè)計(jì)思路
在異步設(shè)計(jì)中，完全避免亞穩(wěn)態(tài)是不可能的。因此，設(shè)計(jì)的基本思路應(yīng)該是：首先盡可能減少出現(xiàn)亞穩(wěn)態(tài)的可能性，其次是盡可能減少出現(xiàn)亞穩(wěn)態(tài)并給系統(tǒng)帶來(lái)危害的可能性。
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對(duì)XILINX FIFO Generator IP的特性和內(nèi)部處理流程進(jìn)行了簡(jiǎn)要的說(shuō)明，本文通過(guò)實(shí)際例子對(duì)該IP的使用進(jìn)行進(jìn)一步的說(shuō)明。本例子
淺談FIFO設(shè)計(jì)思路
FIFO在設(shè)計(jì)是一個(gè)非常常見(jiàn)并且非常重要的模塊，很多公司有成熟的IP，所以一部分人并沒(méi)有人真正研究寫(xiě)過(guò)FIFO，本文僅簡(jiǎn)述FIFO中部分值得保留的設(shè)計(jì)思路。
工商網(wǎng)監(jiān)
評(píng)論