高速設(shè)計研究的范疇也是廣義SI的研究對象，具體可以分為三個部分：信號完整性（Signal Integrity, SI）、電源完整性（Power Integrity, PI）以及電磁兼容性（Electro Magnetic Compatibility, EMC），如果應(yīng)對不當(dāng)，最終會導(dǎo)致的問題大致可以分為：單網(wǎng)絡(luò)的噪聲、多網(wǎng)絡(luò)間的串?dāng)_、電源分配系統(tǒng)的壓降、電磁干擾（Electro Magnetic Interference, EMI）以及時序問題。

01

對于初學(xué)者而言，高速設(shè)計的基本概念紛繁復(fù)雜，阻抗、反射、振鈴、串?dāng)_、PDN……，千頭萬緒，令人無從下手。這個時候，條理清晰的思維導(dǎo)圖對于我們梳理知識大有裨益，剛好，在《學(xué)習(xí)筆記開篇》里，就有這么一幅。

理清了知識脈絡(luò)，接下來的就需要各個擊破了。剛好，高速先生對這些基本理論或多或少都有研究，所以，各位有福了。

02

既然研究信號，首先需要了解信號的傳輸路徑和返回路徑，有人認為傳輸線中信號的傳播速度取決于導(dǎo)體中電子的速度，事實真是這樣嗎？你需要戳這里：《學(xué)習(xí)筆記之傳輸線基礎(chǔ)》

03

阻抗是信號完整性理論的一個重要概念，阻抗不連續(xù)，信號反射就會接踵而至，具體表現(xiàn)為過沖、振鈴、回溝等，新手上路，該如何理解阻抗和反射呢？：《最簡單的方式來理解阻抗、反射和端接》

04

阻抗突變是產(chǎn)生反射的根本原因，端接的方法是通過在傳輸線的任何一端進行阻抗匹配來減小反射，此外，合理的拓撲也可以減少信號反射。這里有你想了解的端接和拓撲分類：《“圍毆”拓撲和端接之開篇》

05

除了反射，損耗也是導(dǎo)致單一網(wǎng)絡(luò)信號質(zhì)量惡化的主要原因，什么是導(dǎo)體損耗？和介質(zhì)損耗有什么區(qū)別？DkDf又分別代表什么？這二者跟高速板材又有什么關(guān)系？這篇文章可以解答你的困惑：《學(xué)習(xí)筆記之傳輸線損耗》

06

聊完單一網(wǎng)絡(luò)的信號噪聲問題，再說說多網(wǎng)絡(luò)間信號的串?dāng)_，串?dāng)_本質(zhì)上是能量的耦合，耦合形式分為容性耦合和感性耦合，途徑是電磁場，具體表現(xiàn)形式分為近端串?dāng)_和遠端串?dāng)_。如果你不知道我在說什么，猛戳這里：《學(xué)習(xí)筆記之串?dāng)_溯源》

07

對于剛剛接觸高速串行信號的菜鳥攻城獅，常常搞不清楚接口、總線、協(xié)議及信號等概念之間的關(guān)系，這篇文章為你撥開迷霧：《高速串行簡史（一）：信號、接口、協(xié)議及總線》

08

而作為研究高速串行信號的利器，S參數(shù)最初應(yīng)用于射頻領(lǐng)域，后來逐漸在信號完整性研究尤其是高速串行鏈路的分析中得到廣泛使用，主要用于描述線性、無源互連通道如何與入射波相互作用，包含了互連通道的損耗、阻抗連續(xù)性、反射、延時、串?dāng)_等豐富信息。詳見：《S參數(shù)入門及實戰(zhàn)案例匯總》

09

電源是整個系統(tǒng)的動力源泉，與信號網(wǎng)絡(luò)同等重要,同時，電源/地平面還構(gòu)成了所有信號的返回路徑。對于電源分配網(wǎng)絡(luò)(Power Delivery Network，PDN)而言，研究重點在于電源分配系統(tǒng)的壓降，可以從直流（DC）和交流（AC）兩個方面進行分析，具體來說，就是直流壓降(IR-drop)以及交流阻抗產(chǎn)生的紋波噪聲。直流壓降的基本原理比較簡單，而對于交流阻抗的理解略顯復(fù)雜，不過不用擔(dān)心，可以參考：《原來你是這樣的PDN》

10

最后說說EMI噪聲，PCB上的兩類主要干擾源是電源分配網(wǎng)絡(luò)的高頻噪聲以及高速信號回路產(chǎn)生的共模信號，所以對于PDN網(wǎng)絡(luò)和高速信號回路的優(yōu)化設(shè)計同時也可以減少EMI：《EMC學(xué)習(xí)之電磁輻射》

一口氣看完這么多文章是對體力和耐力的巨大考驗，不過，想想2019轉(zhuǎn)眼過去了近三分之一，各位年初立下的Flag是否都已Gone with wind？如果你羞愧的低下了頭，希望本系列的學(xué)習(xí)能讓你重拾信心。

———— 你可能錯過的往期干貨 ————