文章來源：Jeff的芯片世界

原文作者：Jeff的芯片世界

本文介紹了DFT設(shè)計的必要性、原理、方法和應(yīng)用。

可測性設(shè)計（Design for Testability, DFT）是芯片設(shè)計中的關(guān)鍵技術(shù)，全稱為設(shè)計用于測試。它是指在芯片生產(chǎn)制造過程中，由于不可避免的制造缺陷，如金屬線短路、斷路或摻雜濃度異常，可能導(dǎo)致電路邏輯故障和芯片系統(tǒng)失靈，因此在設(shè)計階段插入相關(guān)測試邏輯，以便在制造過程中或之后進行測試，篩選出有缺陷的芯片，避免流入市場或客戶手中。隨著集成電路復(fù)雜度的急劇增加，邏輯門數(shù)量龐大，如何確保每個芯片在制造過程中正常工作成為重要課題，DFT在此背景下發(fā)揮著關(guān)鍵作用。

測試的必要性

芯片測試是通過在芯片輸入端施加已知的激勵信號，并觀察輸出端的響應(yīng)，來判斷芯片是否存在故障。測試主要分為制造測試和功能測試：制造測試在芯片出廠前進行，用于篩選由于工藝缺陷導(dǎo)致的廢片，包括晶圓測試和封裝測試；功能測試則確保芯片在實際應(yīng)用中的正確性，通過驗證用例檢查芯片設(shè)計是否100%正確。

然而，隨著納米技術(shù)的出現(xiàn)，芯片制造過程越來越復(fù)雜，晶體管密度增加，導(dǎo)致導(dǎo)線短路或斷路的概率增大，芯片失效可能性大大提升。測試費用可達到制造成本的50%以上。

制造過程中可能出現(xiàn)各種物理缺陷，如互連線的橋接或斷路、CMOS晶體管的柵氧短路、掩膜光刻錯誤和硅片缺陷等，這些缺陷會導(dǎo)致電氣故障，最終可能引起芯片失效。在關(guān)鍵應(yīng)用中，如醫(yī)療設(shè)備、汽車電子或航空航天，芯片故障可能導(dǎo)致嚴重后果，因此測試需在極端條件下進行。

測試成本遵循十倍原則，從芯片級到板級再到系統(tǒng)級，成本遞增，因此盡早發(fā)現(xiàn)缺陷可以顯著減少損失。DFT通過在設(shè)計階段添加測試功能，使測試變得可行且成本效益高，優(yōu)化了芯片制造過程，實現(xiàn)了品控和制造能力監(jiān)控。

DFT的基本原理與概念

DFT的核心在于增強芯片的可控性和可觀測性?？煽匦允侵改軌蛲ㄟ^外部輸入信號將測試激勵施加到需要測試的內(nèi)部邏輯節(jié)點上，使其被賦值為任何想要的值；可觀測性是指能夠通過外部輸出端口監(jiān)測內(nèi)部節(jié)點的響應(yīng)值，便于觀測和比較。這兩個特性使得測試過程能夠全面覆蓋芯片內(nèi)部邏輯，無需關(guān)心芯片的實際功能，降低了測試復(fù)雜度，提升了設(shè)計方法的通用性。

在芯片制造過程中，缺陷可能導(dǎo)致故障，故障是缺陷的電氣表現(xiàn)形式，常見的故障模型包括固定故障（如引腳端口短路到電源或地）、跳變故障和路徑延時故障（如門級端口的慢升慢降）、以及靜態(tài)電流型故障（導(dǎo)致高靜態(tài)電流泄露）。如果故障能向后傳播并被觀測到，導(dǎo)致芯片行為不符合預(yù)期，則稱為失效。并非所有故障都會導(dǎo)致失效，只有影響功能的故障才會引起問題。

主要DFT技術(shù)與方法

掃描測試是DFT的常用方法，通過將普通寄存器替換為掃描寄存器，并串聯(lián)成掃描鏈。在測試模式下，執(zhí)行移入操作將測試數(shù)據(jù)通過掃描鏈移入內(nèi)部寄存器，使用低頻時鐘保證準確性；然后進行捕獲操作，在功能時鐘頻率下捕獲數(shù)據(jù)，針對固定故障使用低速時鐘（10~50MHz），針對跳變或延遲故障使用系統(tǒng)功能時鐘頻率（10MHz~GHz）；最后通過移出操作將捕獲的數(shù)據(jù)移出進行分析。

內(nèi)置自測試（BIST）針對存儲器單元，如SRAM、DRAM，通過插入特定測試邏輯，內(nèi)部生成測試向量并比較結(jié)果，檢測物理缺陷如短路、斷路，無需外部測試設(shè)備。

邊界掃描用于驗證芯片引腳連接性，通過為IO端口的每個輸入輸出插入掃描測試單元并串聯(lián)成鏈，實現(xiàn)IO測試和板級測試。

自動測試向量生成（ATPG）則通過軟件自動生成測試向量，應(yīng)用于生產(chǎn)測試中，通過比較實際輸出與期望輸出判斷芯片好壞。

這些技術(shù)共同解決了時序電路測試難題，并將不易測試的時序電路轉(zhuǎn)換為易測試的組合電路。測試流程包括給待測電路施加測試向量，然后將輸出響應(yīng)與期待響應(yīng)比較，一致則通過，不同則失敗。

DFT的應(yīng)用

DFT技術(shù)廣泛應(yīng)用于各類芯片，如處理器、存儲器和專用芯片。例如，中科本原的實時控制系列DSP芯片憑借完善的DFT架構(gòu)，集成了掃描鏈、BIST和邊界掃描，確保了在工業(yè)控制、汽車電子、航空航天等高風(fēng)險領(lǐng)域的高可靠性和穩(wěn)定性。DFT設(shè)計提高了測試效率，降低了生產(chǎn)測試成本和時間，并增強了芯片在高溫、高濕、強電磁干擾等惡劣環(huán)境下的抗干擾能力。它還支持芯片的全生命周期管理，從設(shè)計、制造到現(xiàn)場應(yīng)用均可通過測試手段確保性能一致。

可測性設(shè)計在芯片制造和驗證過程中扮演著至關(guān)重要的角色。通過合理的設(shè)計，DFT大大提高了測試的效率和準確性，確保每一顆芯片都能夠穩(wěn)定、可靠地工作。隨著芯片技術(shù)的不斷發(fā)展，測試技術(shù)也將進步，DFT為芯片產(chǎn)業(yè)的穩(wěn)健發(fā)展保駕護航。