國務(wù)院最新發(fā)布《關(guān)于深入實施“人工智能+”行動的意見》明確指出，AI人工智能將作為第四次工業(yè)革命核心驅(qū)動力，推動千行百業(yè)實現(xiàn)自動化智能化升級，到2027年智能終端和智能體普及率超70%。

半導體行業(yè)首當其沖，算力、存儲、網(wǎng)絡(luò)、電源等核心要素必須加速進階：一方面，AI 大模型訓練與推理需求爆發(fā)，面臨摩爾定律放緩、單芯片工藝微縮的性能提升有限，Chiplet 先進封裝成為延續(xù)算力增長的關(guān)鍵。EDA 工具需從單芯片設(shè)計擴展至封裝級協(xié)同優(yōu)化，實現(xiàn)跨維度系統(tǒng)設(shè)計。另一方面，AI 數(shù)據(jù)中心設(shè)計已成為覆蓋異構(gòu)算力、高速互連、供電冷卻的復雜系統(tǒng)級工程。EDA 急需通過技術(shù)重構(gòu)與生態(tài)整合，推動設(shè)計范式從 DTCO 升級至貫穿全鏈路的 STCO，實現(xiàn)從芯片到系統(tǒng)的能力躍遷。

EDA For AI

過去兩年，AI硬件的爆炸式發(fā)展，使得系統(tǒng)攻堅已經(jīng)成為大勢所趨：一方面，芯片系統(tǒng)化——三維芯片Chiplet先進封裝與異構(gòu)集成正在成為延續(xù)算力增長的核心路徑，并被英偉達、AMD、博通等AI芯片巨頭廣泛采用；另一方面，系統(tǒng)規(guī)模化——以英偉達NVL72、華為昇騰384機柜級超節(jié)點系統(tǒng)為代表的智算系統(tǒng)，正通過硅光在內(nèi)的更高速互連技術(shù)不斷突破Scale-Up和Scale-Out的性能邊界。AI 超節(jié)點硬件系統(tǒng)需求與Chiplet集成技術(shù)的融合正成為后摩爾時代先進工藝制程瓶頸和算力提升突破的重要方向。新趨勢意味著有新的問題需要被解決：Chiplet 集成系統(tǒng)面臨高密互連、高速串擾、電-熱-力耦合及反復優(yōu)化迭代等諸多挑戰(zhàn)，而解決AI超節(jié)點硬件系統(tǒng)萬卡級互連拓撲優(yōu)化、高壓直供電源網(wǎng)絡(luò)設(shè)計、液冷系統(tǒng)與芯片熱耦合仿真，其復雜度也遠超傳統(tǒng)單芯片設(shè)計的能力邊界。

EDA三大家在傳統(tǒng)芯片EDA的基本盤之外，開始積極規(guī)劃多物理場仿真分析能力，大力布局系統(tǒng)分析EDA，凸顯了多物理場仿真分析的重要性，期望實現(xiàn)從Fabless、Foundry、OSAT到System的貫通和融合。這也推動了去年以來新思科技對Ansys，Cadence對BETA CAE Systems、Invecas，Siemens EDA對Altair的收購，加速向系統(tǒng)設(shè)計轉(zhuǎn)型，形成“芯片到系統(tǒng)的完整設(shè)計鏈路”，全面迎接AI硬件設(shè)施的設(shè)計挑戰(zhàn)。

國產(chǎn)EDA中，推薦大家多了解芯和半導體，他們一直以來在Chiplet、封裝、系統(tǒng)等領(lǐng)域的耕耘，以及在多物理場仿真分析方面的雄厚積累，使得他們在拉通“從芯片到系統(tǒng)全棧EDA”方面具有先發(fā)優(yōu)勢。面對AI芯片級的Chiplet先進封裝設(shè)計平臺，芯和剛剛在中國工業(yè)博覽會上拿下了CIIF大獎；針對AI節(jié)點級Scale-Up的需求，它們的封裝PCB設(shè)計仿真全流程過去十年在國內(nèi)服務(wù)了不下百家的高速系統(tǒng)設(shè)計用戶；而在賦能AI集群級Scale-Out設(shè)計方面，芯和STCO集成系統(tǒng)仿真平臺加入了散熱、電源分配網(wǎng)絡(luò)等眾多的多物理分析場景，保障算力從芯片到集群一直在線。

AI+EDA

AI不僅推動包括EDA在內(nèi)的半導體產(chǎn)業(yè)的深刻變革，同時也賦能和重構(gòu)EDA。傳統(tǒng)的以規(guī)則驅(qū)動和工藝約束為核心的設(shè)計方法，已經(jīng)無法滿足多芯片協(xié)同、系統(tǒng)級優(yōu)化和多物理場耦合帶來的挑戰(zhàn)。AI技術(shù)的引入，為EDA開辟了全新的發(fā)展路徑：從電路設(shè)計到封裝布局，從信號通道優(yōu)化到系統(tǒng)級電-熱-應力協(xié)同仿真，AI正在通過學習與推理能力大幅提升設(shè)計效率、縮短驗證周期。

我們看到的另一個大趨勢是隨著AI大模型的深入發(fā)展，國際EDA正在加緊將AI融入到EDA的設(shè)計流程中。最近一年，我們已經(jīng)看到不少案例，包括Cadence與英偉達深度合作，將其Blackwell架構(gòu)直接集成到EDA工程與科學解決方案中，顯著提升了芯片設(shè)計和仿真的效率；新思科技推出DSO.ai，通過強化學習自動探索設(shè)計空間，優(yōu)化PPA（功耗、性能、面積），在Intel 18A和臺積電N2/A16工藝中實現(xiàn)10%~15%的能效提升。由于AI技術(shù)迭代速度飛快，國內(nèi)EDA在這波AI浪潮中如果不積極躬身入局，將很快形成代際劣勢。

所幸，我們看到像芯和半導體等國內(nèi)EDA已經(jīng)開始將DeepSeek等國產(chǎn)AI大模型融入到開發(fā)流程中，真正踐行仿真驅(qū)動設(shè)計的理念。芯和自主研發(fā)的XAI多智能體平臺已經(jīng)貫穿到芯片到系統(tǒng)的全棧EDA，從建模、設(shè)計、仿真、優(yōu)化等多個方面賦能EDA，從傳統(tǒng)的“規(guī)則驅(qū)動設(shè)計”演進為“數(shù)據(jù)驅(qū)動設(shè)計”，大大提高的設(shè)計效率。

2025芯和半導體用戶大會

耳聽為虛，眼見為實。在這里，還是推薦大家去芯和用戶大會現(xiàn)場看看，揭曉更多國產(chǎn)EDA與AI的故事。

這次會議將于10月31日在上海舉辦，以“智驅(qū)設(shè)計，芯構(gòu)智能(AI+EDA for AI)”為主題，聚焦AI大模型與EDA深度融合，賦能人工智能時代“從芯片到系統(tǒng)”的STCO協(xié)同設(shè)計與生態(tài)共建。大會分為主旨演講和技術(shù)分論壇兩部分，涵蓋算力——AI HPC、互連——5G射頻與網(wǎng)絡(luò)互連兩條主線，并將正式發(fā)布融合了AI智慧的Xpeedic EDA2025軟件集。

屆時，大會將匯聚芯和半導體來自AI人工智能和數(shù)據(jù)中心、5G射頻、網(wǎng)絡(luò)互連、汽車電子等眾多領(lǐng)域的用戶與科研院所、生態(tài)圈合作伙伴，從Fabless、IP、OSAT到Foundry，分享包括Chiplet先進封裝、存儲、射頻、電源、數(shù)據(jù)中心、智能終端等關(guān)鍵領(lǐng)域的技術(shù)突破與成功實踐。

AI大時代剛剛拉開帷幕，需要每個工程師參與，共同探討“AI+EDA”融合創(chuàng)新，助力中國集成電路產(chǎn)業(yè)關(guān)鍵技術(shù)攻關(guān)與生態(tài)構(gòu)建，為推動高水平科技自立自強注入AI新動能！

審核編輯 黃宇