18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

低功耗設(shè)計(jì)核心指標(biāo)之時(shí)鐘門控效率

英諾達(dá)EnnoCAD ? 來源:英諾達(dá)EnnoCAD ? 2025-09-19 10:51 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時(shí)鐘門控效率是低功耗設(shè)計(jì)早期階段極具價(jià)值的可量化指標(biāo),使用英諾達(dá)的EDA工具進(jìn)行功耗優(yōu)化并獲取RTL修改建議,讓功耗優(yōu)化不再是“玄學(xué)”。

對(duì)芯片工程師來說,在RTL階段進(jìn)行功耗估算是一項(xiàng)艱巨的工作,如同盲人摸象一般,只能基于有限的信息和不完整的模型去感知功耗的“全貌”,而功耗優(yōu)化就更難了,面對(duì)龐大的設(shè)計(jì),應(yīng)該從何下手?如何才能找到一個(gè)清晰、可量化的指標(biāo)呢?

本文將介紹在低功耗設(shè)計(jì)早期階段極具價(jià)值的可量化指標(biāo)——時(shí)鐘門控效率(Clock Gating Efficiency)。它不僅是評(píng)估RTL代碼質(zhì)量的關(guān)鍵指標(biāo),更是指導(dǎo)工程師進(jìn)行功耗優(yōu)化的重要方法。

時(shí)鐘門控效率:早期功耗優(yōu)化的可靠抓手

在芯片設(shè)計(jì)的RTL階段,許多功耗相關(guān)的指標(biāo)(如線網(wǎng)電容等)都難以精確量化。然而,時(shí)鐘門控效率卻是一個(gè)可量化、可追蹤、且與最終功耗高度相關(guān)的少數(shù)指標(biāo)之一

芯片中連接觸發(fā)器的時(shí)鐘網(wǎng)絡(luò)會(huì)持續(xù)翻轉(zhuǎn),產(chǎn)生大量動(dòng)態(tài)功耗。時(shí)鐘門控技術(shù)在時(shí)鐘路徑上添加一個(gè)“開關(guān)”(時(shí)鐘門控單元)。當(dāng)觸發(fā)器的數(shù)據(jù)輸入端沒有變化時(shí),這個(gè)開關(guān)會(huì)切斷時(shí)鐘信號(hào),阻止其無謂翻轉(zhuǎn)。而時(shí)鐘網(wǎng)絡(luò)是功耗大戶,因此這也是降低功耗最有效的手段之一。

在修改RTL代碼或使用優(yōu)化工具后,只要時(shí)鐘門控效率得到提升,那么最終測(cè)得的動(dòng)態(tài)功耗值幾乎必然呈現(xiàn)下降趨勢(shì),為工程師提供了一條明確的優(yōu)化路徑。

三大核心指標(biāo):直觀、簡(jiǎn)單、高效

業(yè)內(nèi)雖然存在多種評(píng)估方法,但以下三個(gè)指標(biāo)因其直觀、簡(jiǎn)單、有效而被廣泛采用:

1.靜態(tài)時(shí)鐘門控效率(Static Clock Gating Efficiency, SCGE)

0f612eee-87df-11f0-8c8f-92fbcf53809c.png

該指標(biāo)計(jì)算了設(shè)計(jì)中觸發(fā)器被門控的比例,當(dāng)觸發(fā)器被門控的比例越高,設(shè)計(jì)中時(shí)鐘翻轉(zhuǎn)浪費(fèi)的功耗越少,因此該指標(biāo)越高越好。同時(shí),此數(shù)據(jù)不依賴于波形或信號(hào)活動(dòng)率,能夠很好地反映RTL設(shè)計(jì)中觸發(fā)器的門控情況。

2.動(dòng)態(tài)時(shí)鐘門控效率(Dynamic Clock Gating Efficiency, DCGE)

0fd0f51c-87df-11f0-8c8f-92fbcf53809c.png

該指標(biāo)計(jì)算了時(shí)鐘信號(hào)被門控的周期個(gè)數(shù)占比,當(dāng)被門控的時(shí)鐘周期越多,那么無效的翻轉(zhuǎn)就越少,從而達(dá)到節(jié)約功耗值的目的。DCGE越高,說明在當(dāng)前工作場(chǎng)景下,時(shí)鐘門控的收益越大。

3.數(shù)據(jù)感知時(shí)鐘門控效率(Data-aware Clock Gating Efficiency, DACGE)

1041d200-87df-11f0-8c8f-92fbcf53809c.png

數(shù)據(jù)感知時(shí)鐘門控效率在動(dòng)態(tài)時(shí)鐘門控效率的基礎(chǔ)上,考慮了觸發(fā)器D引腳的翻轉(zhuǎn)周期,從而更綜合的考慮了觸發(fā)器輸入的影響。

這三個(gè)指標(biāo)并非全部,但它們是最直觀、簡(jiǎn)單、有效的優(yōu)化手段。每一個(gè)被門控的觸發(fā)器都有各自的DCGE和DACGE,同時(shí)整個(gè)設(shè)計(jì)也有平均的SCGE、DCGE和DACGE,以供設(shè)計(jì)者更好了解每一個(gè)觸發(fā)器的門控效率。DCGE和DACGE依賴于信號(hào)活動(dòng)率,在不同的信號(hào)活動(dòng)率具有不同的門控效率。

如何優(yōu)化三大指標(biāo)?

理解了指標(biāo),下一步是如何提升它們。這需要區(qū)分兩種不同的工具流程:

1.邏輯綜合

10a174a8-87df-11f0-8c8f-92fbcf53809c.png

EDA綜合工具一般可以完成基礎(chǔ)優(yōu)化,其目的是為保證優(yōu)化后的電路與原始設(shè)計(jì)在邏輯上等價(jià)(LEC),在綜合階段通過解開電路中帶MUX的邏輯環(huán)路,并插入門控時(shí)鐘單元而達(dá)到門控的目標(biāo)。

2.進(jìn)階優(yōu)化

10fe6172-87df-11f0-8c8f-92fbcf53809c.png

專門的功耗優(yōu)化工具可以處理綜合工具不會(huì)察覺的功耗優(yōu)化機(jī)會(huì)。如上圖,專門的功耗優(yōu)化工具通過分析電路拓?fù)浣Y(jié)構(gòu),識(shí)別出當(dāng)數(shù)據(jù)路徑被多路選擇(MUX)信號(hào)旁路時(shí),該路徑上的信號(hào)翻轉(zhuǎn)是無效的,會(huì)造成功耗浪費(fèi)。工具利用MUX的控制信號(hào)狀態(tài),判斷并生成門控邏輯,以關(guān)閉相關(guān)路徑上觸發(fā)器的時(shí)鐘信號(hào),從而發(fā)現(xiàn)傳統(tǒng)綜合工具無法捕捉的門控機(jī)會(huì),進(jìn)一步提升時(shí)鐘門控效率,實(shí)現(xiàn)更深層次的功耗優(yōu)化。

當(dāng)然,這只是眾多優(yōu)化方式中的一種,電路中還存在著其他豐富的優(yōu)化機(jī)會(huì)等待探索。

從分析到優(yōu)化: 英諾達(dá)ERPA與ERPE的協(xié)同作戰(zhàn)

時(shí)鐘門控效率不是一個(gè)新概念,但它在設(shè)計(jì)早期階段的指導(dǎo)價(jià)值常常被低估。通過英諾達(dá)的ERPA(RTL級(jí)功耗分析工具)ERPE(低功耗設(shè)計(jì)優(yōu)化工具),工程師可以將這一優(yōu)化流程融入到設(shè)計(jì)里:

115a0d88-87df-11f0-8c8f-92fbcf53809c.png

英諾達(dá)ERPA與ERPE在RTL階段的功耗探索流程

功耗診斷

英諾達(dá)的ERPA是用于早期功耗水平評(píng)估的EDA工具,通過自研的綜合引擎,在讀入RTL代碼后,會(huì)自動(dòng)處理時(shí)鐘門控電路插入流程,提高時(shí)鐘門控效率的各個(gè)指標(biāo),工程師可以查看每個(gè)觸發(fā)器以及整個(gè)設(shè)計(jì)層面的指標(biāo)結(jié)果,從而分析RTL代碼中可以優(yōu)化的點(diǎn)

功耗調(diào)優(yōu)

ERPE工具是功耗優(yōu)化的引擎,通過更復(fù)雜的邏輯去探索電路結(jié)構(gòu),從而找到綜合工具無法發(fā)現(xiàn)的,更深層次的門控機(jī)會(huì)。這款工具不僅可以列出所有門控的觸發(fā)器信息,更會(huì)提供RTL代碼修改建議,預(yù)測(cè)修改后的時(shí)鐘門控效率變化,以及預(yù)測(cè)功耗的節(jié)約值。

如下圖,為ERPE工具優(yōu)化RTL代碼后的結(jié)果,綜合后的觸發(fā)器個(gè)數(shù)為64,且DCGE以及SCGE的值為0,表示綜合過程找不到任何時(shí)鐘門控的可能。但通過ERPE工具對(duì)代碼優(yōu)化后,將SCGE以及DCGE的結(jié)果提升到了100%,同時(shí)整體功耗下降了90.26%。

11b409c8-87df-11f0-8c8f-92fbcf53809c.png

report_clock_gating打印結(jié)果

1215ed28-87df-11f0-8c8f-92fbcf53809c.png

report_sequential_enable打印結(jié)果

時(shí)鐘門控效率是低功耗設(shè)計(jì)早期階段極具價(jià)值的可量化指標(biāo),掌握時(shí)鐘門控效率,可以高效地降低功耗。從使用ERPA測(cè)量初始的SCGE、DCGE,到利用ERPE進(jìn)行深度優(yōu)化并獲取具體的RTL修改建議,整個(gè)流程環(huán)環(huán)相扣,讓功耗優(yōu)化不再是“玄學(xué)”,而是由數(shù)據(jù)驅(qū)動(dòng)的精準(zhǔn)工程實(shí)踐。

關(guān)于英諾達(dá)

英諾達(dá)(成都)電子科技有限公司是一家由行業(yè)頂尖資深人士創(chuàng)立的本土EDA企業(yè),公司堅(jiān)持以客戶需求為導(dǎo)向,幫助客戶實(shí)現(xiàn)價(jià)值最大化,為中國(guó)半導(dǎo)體產(chǎn)業(yè)提供卓越的EDA解決方案。公司的長(zhǎng)期目標(biāo)是通過EDA工具的研發(fā)和上云實(shí)踐,參與國(guó)產(chǎn)EDA完整工具鏈布局并探索適合中國(guó)國(guó)情的工業(yè)軟件上云的路徑與模式,賦能半導(dǎo)體產(chǎn)業(yè)高質(zhì)量發(fā)展。公司的主營(yíng)業(yè)務(wù)包括:EDA軟件研發(fā)、IC設(shè)計(jì)云解決方案以及IC設(shè)計(jì)服務(wù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • eda
    eda
    +關(guān)注

    關(guān)注

    72

    文章

    3008

    瀏覽量

    180947
  • 低功耗
    +關(guān)注

    關(guān)注

    12

    文章

    2951

    瀏覽量

    106037
  • 時(shí)鐘門控
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    7012
  • 英諾達(dá)
    +關(guān)注

    關(guān)注

    1

    文章

    47

    瀏覽量

    2460

原文標(biāo)題:為什么時(shí)鐘門控效率是早期功耗優(yōu)化最可靠的抓手?

文章出處:【微信號(hào):gh_387c27f737c1,微信公眾號(hào):英諾達(dá)EnnoCAD】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    XOR自門控時(shí)鐘門控的不同之處

    時(shí)鐘XOR自門控(Self Gating)基本思路和時(shí)鐘門控類似,都是當(dāng)寄存器中的數(shù)據(jù)保持不變時(shí),通過關(guān)閉某些寄存器的時(shí)鐘信號(hào)來降低設(shè)計(jì)的動(dòng)
    的頭像 發(fā)表于 01-02 11:34 ?2913次閱讀
    XOR自<b class='flag-5'>門控</b>與<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>門控</b>的不同之處

    微處理器的低功耗芯片設(shè)計(jì)技術(shù)詳解

    ,以降低功耗。然而,門控時(shí)鐘易引起毛刺,必須對(duì)信號(hào)的時(shí)序加以嚴(yán)格限制,并對(duì)其進(jìn)行仔細(xì)的時(shí)序驗(yàn)證?! ×硪环N常用的時(shí)鐘技術(shù)就是可變頻率時(shí)鐘。它
    發(fā)表于 06-29 11:28

    基于門控時(shí)鐘低功耗時(shí)序電路設(shè)計(jì)

    的競(jìng)爭(zhēng),因此將電路分成多個(gè)電源域并根據(jù)要求關(guān)閉它們,并且在設(shè)計(jì)每個(gè)時(shí)序電路的同時(shí)節(jié)省功耗,這兩點(diǎn)至關(guān)重要。時(shí)序電路(如計(jì)數(shù)器和寄存器)在現(xiàn)代設(shè)計(jì)中無處不在。本文以約翰遜計(jì)數(shù)器為例介紹了如何采用有效門控時(shí)鐘
    發(fā)表于 09-30 16:00

    什么是時(shí)鐘門控?如何去實(shí)線時(shí)鐘門控的設(shè)計(jì)呢

    什么是時(shí)鐘門控?有幾個(gè)因素會(huì)影響電路的功耗。邏輯門具有靜態(tài)或泄漏功率,只要對(duì)其施加電壓,該功率大致恒定,并且它們具有由切換電線產(chǎn)生的動(dòng)態(tài)或開關(guān)功率。Flip-flop觸發(fā)器非常耗電,大約占總功率
    發(fā)表于 12-19 17:09

    基于門控時(shí)鐘的CMOS電路低功耗設(shè)計(jì)

    闡述了如何運(yùn)用門控時(shí)鐘來進(jìn)行CMOS電路的低功耗設(shè)計(jì)。分析了門控時(shí)鐘的實(shí)現(xiàn)方式,如何借助EDA工具在設(shè)計(jì)中使用
    發(fā)表于 11-19 11:49 ?23次下載

    基于門控時(shí)鐘低功耗電路設(shè)計(jì)方案

    在眾多低功耗技術(shù)中,門控時(shí)鐘對(duì)翻轉(zhuǎn)功耗和內(nèi)部功耗的抑制作用最強(qiáng)。本文主要講述門控
    發(fā)表于 02-21 09:31 ?3885次閱讀
    基于<b class='flag-5'>門控</b><b class='flag-5'>時(shí)鐘</b>的<b class='flag-5'>低功耗</b>電路設(shè)計(jì)方案

    應(yīng)用于片上系統(tǒng)中低功耗IP核設(shè)計(jì)的自適應(yīng)門控時(shí)鐘技術(shù)

    摘要:門控時(shí)鐘技術(shù)一直以來是降低芯片動(dòng)態(tài)功耗的有效方法,文章結(jié)合片上系統(tǒng)(SOC)的結(jié)構(gòu)特性和設(shè)計(jì)特點(diǎn),分析已有的各種門控時(shí)鐘技術(shù)的優(yōu)缺點(diǎn),
    發(fā)表于 02-23 13:53 ?36次下載

    低功耗時(shí)鐘門控算術(shù)邏輯單元在不同F(xiàn)PGA中的時(shí)鐘能量分析

    低功耗時(shí)鐘門控算術(shù)邏輯單元在不同F(xiàn)PGA中的時(shí)鐘能量分析
    發(fā)表于 11-19 14:50 ?0次下載

    通常有兩種不同的時(shí)鐘門控實(shí)現(xiàn)技術(shù)

    constrained,mobile端不能夠充更多的電就只能盡可能地降低功耗了(無法開源只能節(jié)流呀),也因?yàn)?b class='flag-5'>時(shí)鐘門控是降低芯片動(dòng)態(tài)功耗最簡(jiǎn)單,最常用的方法之一。
    的頭像 發(fā)表于 06-13 16:48 ?3073次閱讀

    什么是門控時(shí)鐘 門控時(shí)鐘低功耗的原理

    門控時(shí)鐘的設(shè)計(jì)初衷是實(shí)現(xiàn)FPGA的低功耗設(shè)計(jì),本文從什么是門控時(shí)鐘門控
    的頭像 發(fā)表于 09-23 16:44 ?1.5w次閱讀
    什么是<b class='flag-5'>門控</b><b class='flag-5'>時(shí)鐘</b> <b class='flag-5'>門控</b><b class='flag-5'>時(shí)鐘</b>降<b class='flag-5'>低功耗</b>的原理

    門控時(shí)鐘實(shí)現(xiàn)低功耗的原理

    只有當(dāng)FPGA工程需要大量降低功耗時(shí)才有必要引入門控時(shí)鐘,若必須引入門控時(shí)鐘,則推薦使用基于寄存器的門控
    的頭像 發(fā)表于 07-03 15:32 ?2890次閱讀

    FPGA原型驗(yàn)證系統(tǒng)的時(shí)鐘門控

    門控時(shí)鐘是一種在系統(tǒng)不需要?jiǎng)幼鲿r(shí),關(guān)閉特定塊的時(shí)鐘的方法,目前很多低功耗SoC設(shè)計(jì)都將其用作節(jié)省動(dòng)態(tài)功率的有效技術(shù)。
    的頭像 發(fā)表于 04-20 09:15 ?1898次閱讀

    門控時(shí)鐘低功耗在Placement階段有什么技巧?

    門控時(shí)鐘技術(shù)可以用來降低電路的動(dòng)態(tài)功耗,且在一定程度上能減小電路的面積。
    的頭像 發(fā)表于 06-29 16:45 ?2149次閱讀
    <b class='flag-5'>門控</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>低功耗</b>在Placement階段有什么技巧?

    FSMs低功耗設(shè)計(jì)

    低功耗設(shè)計(jì)是當(dāng)下的需要!這篇文章:低功耗設(shè)計(jì)方法論的必要性讓我們深入了解了現(xiàn)代設(shè)計(jì)的意圖和對(duì)功耗感知的需求。在低功耗方法標(biāo)簽下的時(shí)鐘
    的頭像 發(fā)表于 10-17 10:41 ?1105次閱讀
    FSMs<b class='flag-5'>低功耗</b>設(shè)計(jì)

    RISC-V核低功耗MCU動(dòng)態(tài)時(shí)鐘門控技術(shù)解析

    ? ? ? RISC-V核低功耗MCU通過動(dòng)態(tài)時(shí)鐘門控技術(shù),實(shí)現(xiàn)了從模塊級(jí)到系統(tǒng)級(jí)的精細(xì)化功耗管理,顯著延長(zhǎng)了智能終端設(shè)備的續(xù)航能力,并滿足工 業(yè)、汽車等場(chǎng)景的實(shí)時(shí)性要求?。 一、?技
    的頭像 發(fā)表于 04-24 15:11 ?708次閱讀