該CDCDB800是一款符合 DB800ZL 標(biāo)準(zhǔn)的 8 輸出 LP-HCSL 時鐘緩沖器，能夠為 PCIe Gen 1-7、QuickPath 互連 （QPI）、UPI、SAS 和 SATA 接口分配參考時鐘。SMBus 接口和八個輸出使能引腳允許單獨配置和控制所有八個輸出。該CDCDB800是DB800ZL導(dǎo)數(shù)緩沖器，達到或超過DB800ZL規(guī)范中的系統(tǒng)參數(shù)。該器件還滿足或超過DB2000Q規(guī)范中的參數(shù)。該CDCDB800采用6mm×6mm、48引腳VQFN封裝。
*附件：cdcdb800.pdf

特性

• 8 個 LP-HCSL 輸出，具有可編程集成 85Ω（默認(rèn)）或 100Ω 差分輸出端接
• 8 個硬件輸出使能 （OE#） 控件
• PCIE Gen 7濾波器后的附加相位抖動：11.3fs，RMS（最大值）
• PCIE Gen 6濾波器后的附加相位抖動：16.1fs，RMS（最大值）
• PCIE Gen 5濾波器后的附加相位抖動：25fs，RMS（最大值）
• DB2000Q濾波器后的附加相位抖動：38fs，RMS（最大值）
• 支持通用時鐘 （CC） 和單獨基準(zhǔn) （IR） 架構(gòu)
  • 擴頻兼容
• 輸出到輸出偏斜：< 50ps
• 輸入到輸出延遲：< 3ns
• 故障安全輸入
• 可編程輸出壓擺率控制
• 3.3V 內(nèi)核和 IO 電源電壓
• 硬件控制的低功耗模式 （PD#）
• 電流消耗：最大 72mA
• 6mm × 6mm、48引腳VQFN封裝

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCDB800是德州儀器（TI）推出的DB800ZL兼容型8輸出LP-HCSL時鐘緩沖器，專為PCIe Gen 1至Gen 7、QPI、UPI、SAS及SATA接口設(shè)計。其核心特性包括：

• ?8路LP-HCSL輸出?：支持可編程集成85Ω（默認(rèn)）或100Ω差分終端阻抗。
• ?低抖動性能?：
  • PCIe Gen 7濾波后加性相位抖動：11.3 fs（RMS，最大值）
  • PCIe Gen 6濾波后：16.1 fs
  • PCIe Gen 5濾波后：25 fs
• ?硬件控制?：8個獨立輸出使能（OE#）引腳，支持SMBus接口配置。
• ?封裝?：6mm×6mm 48引腳VQFN封裝。

?2. 關(guān)鍵參數(shù)?

• ?電氣特性?：
  • 工作電壓：3.3V±5%（核心與IO）
  • 最大功耗：72mA（全輸出激活）
  • 輸出至輸出偏移：<50ps
  • 輸入至輸出延遲：<3ns
• ?熱性能?：
  • 結(jié)至環(huán)境熱阻（RθJA）：32.2°C/W

?3. 應(yīng)用場景?

• 服務(wù)器（微服務(wù)器、塔式服務(wù)器、機架服務(wù)器）
• 存儲設(shè)備（SAN、NAS、HBA卡）
• 硬件加速器

?4. 功能描述?

• ?輸出控制?：通過SMBus寄存器或硬件OE#引腳獨立啟用/禁用每路輸出。
• ?故障保護輸入?：支持電源未接通時輸入信號驅(qū)動。
• ?輸出阻抗與壓擺率調(diào)節(jié)?：
  • 可編程選擇85Ω或100Ω差分阻抗。
  • 通過CAPTRIM寄存器調(diào)整輸出壓擺率，適應(yīng)不同布線長度需求。

?5. 設(shè)計支持?

• ?布局建議?：
  • 差分傳輸線需匹配輸出阻抗（默認(rèn)85Ω）。
  • 電源去耦需靠近引腳放置，推薦使用10μF+0.1μF電容組合。
• ?典型應(yīng)用電路?：集成時鐘發(fā)生器（如CDCI6214）驅(qū)動多路PCIe端點。

?6. 文檔與支持?

• 提供TICS Pro軟件用于寄存器配置。
• 完整數(shù)據(jù)手冊包含引腳定義、寄存器映射及熱性能曲線。

?7. 版本更新?

• 2025年8月修訂版（Rev C）新增PCIe Gen 7兼容性驗證。