Texas Instruments DRA821x Jacinto? 64位處理器基于ARM?v8架構(gòu)，并為帶有云連接性的網(wǎng)關(guān)系統(tǒng)進(jìn)行了優(yōu)化。片上系統(tǒng) (SoC) 設(shè)計(jì)通過(guò)集成降低了系統(tǒng)級(jí)成本和復(fù)雜性—尤其是系統(tǒng)MCU、功能安全和安保功能以及用于高速通信的以太網(wǎng)交換機(jī)。集成的診斷和功能安全特性是針對(duì)ASIL-D和SIL 3認(rèn)證要求而設(shè)計(jì)的。PCIe控制器和支持TSN的千兆位以太網(wǎng)交換機(jī)可實(shí)現(xiàn)實(shí)時(shí)控制和低延遲通信。

數(shù)據(jù)手冊(cè)：*附件：Texas Instruments DRA821x Jacinto? 64位處理器數(shù)據(jù)手冊(cè).pdf

多達(dá)四個(gè)通用ARM^?^ Cortex?-R5F子系統(tǒng)，可以處理低級(jí)、時(shí)序關(guān)鍵型處理任務(wù)，從而使 ARM Cortex-A72內(nèi)核不受高級(jí)和基于云的應(yīng)用程序的阻礙。Jacinto DRA821x 處理器包括擴(kuò)展MCU (eMCU) 域概念。該域是主域上處理器和外設(shè)的子集，旨在實(shí)現(xiàn)更高的功能安全性，例如ASIL-D/SIL-3。功能框圖突出顯示了eMCU中包含哪些IP。

特性

• 處理器內(nèi)核：
  • 雙64 位ARM Cortex-A72微處理器子系統(tǒng)，最高可達(dá)2.0GHz、 24K DMIPS
    • 每個(gè)雙核Cortex-A72集群1MB L2共享緩存
    • 每個(gè)A72內(nèi)核具有32KB L1數(shù)據(jù)緩存和48KB L1指令緩存
  • 4個(gè)ARM Cortex-R5F MCU，運(yùn)行頻率高達(dá)1.0GHz，可選擇鎖步操作，整數(shù)運(yùn)算能力為8K DMIPS
    • 32K指令緩存、32K數(shù)據(jù)緩存、64K L2 TCM
    • 兩個(gè)Arm Cortex-R5F MCU，隔離式MCU子系統(tǒng)中
    • 通用計(jì)算分區(qū)中的2個(gè)ARM Cortex-R5F MCU
• 內(nèi)存子系統(tǒng)：
  • 具備ECC和一致性的1MB片上L3 RAM
    • ECC錯(cuò)誤保護(hù)
    • 共享一致緩存
    • 支持內(nèi)部DMA引擎
  • 外部存儲(chǔ)器接口 (EMIF) 模塊帶ECC
    • 支持符合JESD209-4B規(guī)范的LPDDR4內(nèi)存類型。（不支持字節(jié)模式LPDDR4內(nèi)存或超過(guò)17排地址位的存儲(chǔ)器）
    • 支持?jǐn)?shù)據(jù)速率高達(dá)3200MT/s
    • 32位和16位數(shù)據(jù)總線，內(nèi)嵌ECC總線高達(dá)12.8GB/s
  • 通用存儲(chǔ)器控制器 (GPMC)
  • 主域中的512KB片上SRAM，受ECC保護(hù)
• 虛擬化
  • ARM Cortex-A72中的Hypervisor支持
  • 采用Arm Cortex-A72、Arm Cortex-R5F（具有隔離式安全MCU島）的獨(dú)立處理子系統(tǒng)
  • IO虛擬化支持
    • 外設(shè)虛擬化單元 (PVU)，用于低延遲高帶寬外設(shè)流量
  • 支持多區(qū)域防火墻，用于內(nèi)存和外設(shè)隔離
  • 以太網(wǎng)、PCIe和DMA虛擬化支持
• 設(shè)備安全（在部分零件編號(hào)上）
• • 安全運(yùn)行時(shí)間支持的安全啟動(dòng)
  • 客戶可編程根密鑰，高達(dá)RSA-4K或ECC-512
  • 嵌入式硬件安全模塊
  • Crypto硬件加速器 – 帶ECC、AES、SHA、RNG、DES和3DES的PKA
• 功能安全：
  • 針對(duì)符合功能安全標(biāo)準(zhǔn)（針對(duì)部分零件編號(hào)）：
    • 開發(fā)用于功能安全應(yīng)用
    • 可提供文檔，協(xié)助ISO 26262和IEC 61508功能安全系統(tǒng)設(shè)計(jì)（高達(dá)ASIL-D/SIL-3）
    • 針對(duì)系統(tǒng)能力高達(dá)ASIL-D/SIL-3
    • 為MCU域針對(duì)的硬件完整性高達(dá)ASIL-D/SIL-3
    • 硬件完整性高達(dá)ASIL-D/SIL-3，用于主域的擴(kuò)展MCU (EMCU) 部分
    • 為主域的剩余部分針對(duì)的硬件完整性高達(dá)ASIL-B/SIL-2
    • EMCU和主域其余部分之間提供FFI隔離
    • 安全相關(guān)認(rèn)證
      • 符合ISO 26262和IEC 61508標(biāo)準(zhǔn)（已計(jì)劃）
  • 以Q1結(jié)尾的零件系列已符合AEC-Q100認(rèn)證
• 高速接口：
  • 集成以太網(wǎng)TSN/AVB交換機(jī)支持最多4個(gè) (DRA821U4) 或2個(gè) (DRA821U2) 外部端口：
    • 一個(gè)端口支持5Gb、10Gb USBGMII/XFI
    • 所有端口均支持2.5Gb SGMII
    • 所有端口均支持1Gb SGMII/RGMII
    • DRA821U4：任何單端口均可支持QSGMII（使用所有四個(gè)內(nèi)部端口）
    • 非阻塞線速存儲(chǔ)和轉(zhuǎn)發(fā)交換機(jī)
    • InterVLAN (Layer3) 路由支持
    • 支持與IEEE 1588時(shí)間同步（附件D、E、E、F）
    • TSN/AVB支持流量調(diào)度、整形
    • 端口鏡像功能，用于調(diào)試和診斷
    • 警務(wù)和費(fèi)率限制支持
  • 安全MCU島中有一個(gè)RGMII/RMII端口
• 一個(gè)PCI-Express Gen3控制器：
  • 支持Gen1、 Gen2和 Gen3的操作，并具有自動(dòng)協(xié)商功能
  • 4個(gè)通道
• 一個(gè)USB 3.1 Gen1雙重角色設(shè)備子系統(tǒng)：
  • 支持Type-C切換
  • 可獨(dú)立配置為USB主機(jī)、USB外設(shè)或USB雙角色器件
• 汽車接口
  • 20個(gè)CAN-FD端口
  • 12個(gè)通用異步接收器/發(fā)射器 (UART)
  • 11個(gè)串行外設(shè)接口 (SPI)
  • 1個(gè)8通道ADC
  • 10個(gè)內(nèi)部集成電路 (I2C?)
  • 2個(gè)改進(jìn)的內(nèi)部集成電路 (I3C)
• 音頻接口：
  • 3個(gè)多通道音頻串行端口 (MCASP) 模塊
• 閃存接口：
  • 嵌入式多媒體卡 (eMMC? 5.1) 接口
    • 支持高達(dá)HS400速度
• 一個(gè)安全數(shù)字3.0/安全數(shù)字輸入輸出3.0 (SD3.0/SDIO3.0) 接口
• 1個(gè)八通道SPI/Xccela?/HyperBus 內(nèi)存控制器 (HBMC) 接口
• 16nm FinFET技術(shù)
• 17.2mm x 17.2mm、0.8mm腳距、IPC 3類PCB

功能框圖

Texas Instruments DRA821x Jacinto? 64位處理器技術(shù)解析

一、處理器概述

Texas Instruments的DRA821x Jacinto?處理器是基于Armv8 64位架構(gòu)的汽車級(jí)處理器，專為需要云連接的網(wǎng)關(guān)系統(tǒng)優(yōu)化設(shè)計(jì)。該SoC通過(guò)高度集成降低了系統(tǒng)級(jí)成本和復(fù)雜度，特別適合汽車網(wǎng)關(guān)、車身控制模塊、V2X/V2V等應(yīng)用場(chǎng)景。

二、關(guān)鍵特性

1. 處理器核心配置

• ?雙核Cortex-A72?：主頻最高2.0GHz，提供24K DMIPS性能
• ?四核Cortex-R5F?：主頻最高1.0GHz，支持鎖步模式
• ?內(nèi)存子系統(tǒng)?：
  • 1MB L3 RAM帶ECC和一致性支持
  • LPDDR4內(nèi)存接口，支持3200 MT/s速率
  • 512KB片上SRAM（MAIN域）

2. 安全與功能安全

• 支持硬件虛擬化（Hypervisor）
• 獨(dú)立安全MCU島設(shè)計(jì)
• 功能安全目標(biāo)達(dá)ASIL-D/SIL-3認(rèn)證要求
• 安全啟動(dòng)與運(yùn)行時(shí)支持，支持客戶可編程根密鑰

3. 高速接口

• 集成以太網(wǎng)TSN/AVB交換機(jī)（支持4/2個(gè)外部端口）
• PCIe Gen3控制器（4通道）
• USB 3.1 Gen1雙角色設(shè)備子系統(tǒng)
• 20個(gè)CAN-FD接口

三、應(yīng)用領(lǐng)域

DRA821x系列處理器特別適合以下應(yīng)用場(chǎng)景：

1. ?汽車電子?：網(wǎng)關(guān)系統(tǒng)、車身控制模塊、遠(yuǎn)程信息處理控制單元
2. ?工業(yè)自動(dòng)化?：工廠自動(dòng)化網(wǎng)關(guān)、工業(yè)運(yùn)輸設(shè)備
3. ?通信設(shè)備?：建筑自動(dòng)化網(wǎng)關(guān)、V2X/V2V通信系統(tǒng)

四、封裝與功耗

• 采用16nm FinFET工藝
• 17.2mm x 17.2mm FCBGA封裝，0.8mm間距
• 支持多級(jí)電壓域管理，包括：
  • 核心電壓：0.76-0.84V
  • DDR接口電壓：1.05-1.15V
  • I/O電壓：1.71-3.46V（根據(jù)接口類型）