文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文主要講述TSV制造技術(shù)里的通孔刻蝕與絕緣層。

TSV制造技術(shù)

在三維集成電路工藝中，TSV（硅通孔）制造作為核心環(huán)節(jié)，其復(fù)雜性與成本占比尤為突出。

相較于傳統(tǒng)CMOS工藝，TSV需應(yīng)對高深寬比結(jié)構(gòu)帶來的技術(shù)挑戰(zhàn)，從激光或深層離子反應(yīng)刻蝕形成盲孔開始，經(jīng)等離子體化學(xué)氣相沉積絕緣層、金屬黏附/阻擋/種子層的多層沉積，到銅電鍍填充及改進(jìn)型化學(xué)機(jī)械拋光（CMP）處理厚銅層，每一步均需對既有設(shè)備與材料進(jìn)行適應(yīng)性革新，最終構(gòu)成三維集成的主要工藝成本來源。

本文重點(diǎn)介紹其通孔刻蝕與絕緣層，分述如下：

通孔刻蝕

通孔刻蝕工藝對比

絕緣層

通孔刻蝕

在三維集成電路制造中，TSV通孔刻蝕作為核心工藝環(huán)節(jié)，其技術(shù)難度與成本占比始終居于首位。由于TSV需實(shí)現(xiàn)微米級深度、高深寬比（通常超過20:1）的垂直結(jié)構(gòu)，對刻蝕技術(shù)提出了極高要求：需兼顧高刻蝕速率以降低生產(chǎn)成本，同時保證側(cè)壁光滑度以減少后續(xù)介質(zhì)層與阻擋層沉積缺陷，并嚴(yán)格控制掩膜層下橫向刻蝕以避免短路或銅擴(kuò)散等可靠性問題。

當(dāng)前主流的通孔刻蝕方案分為濕法與干法兩大類，濕法刻蝕雖能實(shí)現(xiàn)高孔型控制精度，但速率較慢，難以滿足量產(chǎn)需求；干法刻蝕則以博世（Bosch）工藝（即深反應(yīng)離子刻蝕DRIE）和激光刻蝕為主，其中Bosch工藝憑借高選擇比與垂直度優(yōu)勢，成為高深寬比TSV的首選方案，但其側(cè)壁起伏大、掩膜下橫向刻蝕明顯（可達(dá)500nm）的缺陷，曾一度限制其應(yīng)用——傳統(tǒng)Bosch工藝需通過縮短刻蝕周期、提高交替頻率來抑制側(cè)壁粗糙度，但此舉會降低刻蝕速率與選擇比，抵消其效率優(yōu)勢。

近年行業(yè)通過射頻功率源與氣體調(diào)制技術(shù)的革新，實(shí)現(xiàn)了更高等離子體密度與氟基團(tuán)濃度，在保證刻蝕速率的同時顯著優(yōu)化側(cè)壁質(zhì)量，部分先進(jìn)設(shè)備甚至可在不犧牲速率的前提下獲得亞納米級光滑側(cè)壁，為先通孔工藝的可靠性提升奠定基礎(chǔ)。

低溫刻蝕技術(shù)則是另一重要分支，其無側(cè)壁起伏、無聚合物殘留的特性，大幅降低了后續(xù)介質(zhì)層沉積難度與電場集中風(fēng)險，且刻蝕后殘余物可隨溫度回升自動揮發(fā)，避免了腔體清洗與殘留物去除工藝，簡化了流程并提升器件可靠性。配合磁增強(qiáng)電容耦合等離子體（CCP）設(shè)備與腔體結(jié)構(gòu)優(yōu)化，低溫刻蝕已能實(shí)現(xiàn)直徑1-5μm、深寬比超20:1的深孔加工，速率達(dá)20μm/min，片間非一致性低于1%，同時保留了側(cè)壁光滑、無橫向刻蝕的優(yōu)勢。

值得關(guān)注的是，基于磁中性環(huán)路放電（NLD）的常溫穩(wěn)態(tài)刻蝕技術(shù)近年發(fā)展迅速，其結(jié)合高等離子體密度與化學(xué)活性優(yōu)勢，在實(shí)現(xiàn)小直徑盲孔（<100nm）加工的同時，刻蝕速率較低溫工藝提升顯著，且無需復(fù)雜低溫系統(tǒng)，設(shè)備復(fù)雜度更低。針對后通孔集成工藝中SiO?介質(zhì)層刻蝕引發(fā)的電子吸附與氟離子偏置問題，行業(yè)通過C?F?/Ar/O?等離子體沉積側(cè)壁阻擋層（厚度100-200nm），并動態(tài)調(diào)整平板電容功率（如初期30W物理轟擊去除底部阻擋層），有效抑制了橫向刻蝕，同時平衡了選擇比與工藝效率。

此外，為應(yīng)對PVD沉積擴(kuò)散阻擋層/種子層的方向性局限及電鍍空洞問題，錐形TSV結(jié)構(gòu)逐漸成為優(yōu)化方向。當(dāng)錐形角度控制在83-85°時，可顯著降低深孔內(nèi)層材料沉積難度，提升電鍍Cu柱的均勻性與可靠性，盡管其電性能仍需進(jìn)一步驗(yàn)證，但已成為高深寬比TSV工藝集成的重要探索方向。

通孔刻蝕工藝對比

在TSV通孔刻蝕工藝中，低溫刻蝕、Bosch刻蝕與激光刻蝕技術(shù)各具特點(diǎn)，其參數(shù)優(yōu)化與工藝集成直接影響三維集成電路的可靠性及制造成本。

低溫刻蝕通過調(diào)控氧氣流量與襯底溫度，可精準(zhǔn)控制刻蝕結(jié)構(gòu)形貌：增加氧氣流量至總氣體流量的14%時，側(cè)壁保護(hù)層增厚使傾角從89.5°降至88°，但刻蝕速率下降約20%；而襯底溫度從-130℃升至-90℃時，刻蝕角度由94°收窄至88°，實(shí)現(xiàn)錐形結(jié)構(gòu)。這種溫度敏感性使得低溫工藝在保留無聚合物殘留、側(cè)壁光滑優(yōu)勢的同時，需平衡效率與形貌控制。

Bosch刻蝕雖以高深寬比加工能力著稱，但其側(cè)壁起伏控制難度更高。保護(hù)氣體流量調(diào)整雖可微調(diào)錐形角度，但離子轟擊效應(yīng)限制了工藝窗口，且開口處橫向刻蝕易引發(fā)剖面非線性甚至互聯(lián)風(fēng)險。為此，三步法工藝成為主流解決方案：先通過常規(guī)Bosch刻蝕完成50%-60%深度，再以SF?/O?/Ar混合氣體進(jìn)行RIE刻蝕，利用O?的側(cè)壁保護(hù)與Ar的離子轟擊去除底部聚合物，最后通過無掩膜各向同性刻蝕擴(kuò)展開口，實(shí)現(xiàn)光潔化錐形結(jié)構(gòu)。該方法雖工序增加，但有效避免了中部擴(kuò)展問題，適用于前通孔工藝。

激光刻蝕則以無掩膜、多材料兼容性見長，尤其適合低密度TSV應(yīng)用。東芝圖像傳感器已采用該技術(shù)實(shí)現(xiàn)高效加工，其通過優(yōu)化光路與掃描策略，使單臺設(shè)備產(chǎn)能達(dá)每秒2000個TSV，效率為DRIE的3倍，成本降至后者的1/15。然而，納秒激光器導(dǎo)致的側(cè)壁粗糙與殘留物問題，需結(jié)合HF-HNO?濕法刻蝕改善表面質(zhì)量。盡管激光工藝在GaN、玻璃等非硅基材上仍具速度優(yōu)勢，但其串行加工特性限制了高密度TSV的量產(chǎn)應(yīng)用。

絕緣層

在TSV制造工藝中，絕緣層作為導(dǎo)體Cu柱與硅襯底間的關(guān)鍵隔離界面，其材料選擇與沉積工藝直接決定了器件的可靠性及制造成本。

不同于平面互連，TSV的高深寬比結(jié)構(gòu)對絕緣層提出了特殊要求：除需具備優(yōu)良絕緣性能、低應(yīng)力及工藝兼容性外，更需解決深孔內(nèi)的共形沉積難題。當(dāng)前主流介質(zhì)材料包括SiO?、Si?N?及高分子聚合物，其中SiO?憑借成熟的工藝基礎(chǔ)占據(jù)主導(dǎo)地位，但其沉積方式需根據(jù)工藝順序動態(tài)調(diào)整——先通孔工藝可采用950℃以上熱氧化生成致密SiO?，而中通孔及后通孔工藝因溫度限制（<450℃），需轉(zhuǎn)向APCVD、LPCVD或PECVD等中低溫CVD技術(shù)。以SiH?/N?O為反應(yīng)源的PECVD-SiO?雖沉積溫度低，但共形能力受限，深寬比超過10:1時易出現(xiàn)覆蓋缺陷；基于TEOS的SACVD工藝通過優(yōu)化氣體調(diào)制，可實(shí)現(xiàn)片內(nèi)均勻性優(yōu)于5%、擊穿場強(qiáng)達(dá)360MV/m（雖僅為熱氧化層的15%），但需保證厚度≥150nm以滿足50V耐壓需求。

Si?N?憑借其密實(shí)結(jié)構(gòu)與抗Cu擴(kuò)散能力，成為介質(zhì)層與擴(kuò)散阻擋層二合一的潛在方案。APCVD/LPCVD工藝在700-900℃下生成的化學(xué)計量比Si?N?（Si:N=3:4）雖拉應(yīng)力較高（>400MPa），但通過富硅化調(diào)整可降至100MPa；PECVD工藝則通過頻率調(diào)控（13.56MHz降至50Hz）實(shí)現(xiàn)應(yīng)力軟化，最低可達(dá)200MPa，同時保留對Cu擴(kuò)散的阻擋效能。值得注意的是，Si?N?的臺階覆蓋能力仍弱于熱氧化SiO?，需結(jié)合深孔形貌優(yōu)化沉積參數(shù)。

氮氧化硅（SiNO）作為柵極介質(zhì)層的經(jīng)典材料，其高介電常數(shù)（較SiO?提升約20%）與抗硼穿透特性，在先進(jìn)制程中用于緩解短溝道效應(yīng)。當(dāng)引入TSV領(lǐng)域時，SiNO可同步實(shí)現(xiàn)絕緣與擴(kuò)散阻擋功能，但單一材料仍難以完全替代TaN等專用阻擋層。