QSGMII簡(jiǎn)介

QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在將4個(gè)GMII接口轉(zhuǎn)換為一個(gè)統(tǒng)一的5Gb/s速率的SERDES接口，極大地減少了PHY與MAC間連接所需的信號(hào)接口數(shù)量。

QSGMII IP特性

支持4路獨(dú)立10/100/1000Mb/s GMII接口

支持自協(xié)商同步

支持MDIO控制接口

支持半雙工與全雙工模式

支持獨(dú)立的SERDES調(diào)試接口

支持運(yùn)行狀態(tài)與自協(xié)商結(jié)果輸出

QSGMII IP設(shè)計(jì)

QSGMII IP包含了《Cisco QSGMII Specification》定義的PCS功能部分與SERDES部分。

SERDES既實(shí)現(xiàn)了PCS部分的8B/10B編解碼功能的同時(shí)，也實(shí)現(xiàn)了PMA部分的數(shù)據(jù)時(shí)鐘恢復(fù)、數(shù)據(jù)串行與數(shù)據(jù)接串功能。

圖1 QSGMII系統(tǒng)框圖

QSGMII IP使用

圖2 IP界面配置

資源使用情況

典型應(yīng)用示例

圖3展示了一種QSGMII的典型應(yīng)用場(chǎng)景，借助QSGMII對(duì)4通道GMII的組合能力，整合4通道獨(dú)立的智多晶EthMAC IP，僅使用1lane SERDES與外部PHY芯片連接，PHY芯片連接到4組獨(dú)立的RJ45接口。

圖3 QSGMII典型應(yīng)用

獲取技術(shù)文檔與demo

技術(shù)文檔獲取：QSGMII IP已發(fā)布，用戶可以在HQFPGA IP Manage中打開QSGMIIIP界面查看用戶指南，或訪問智多晶官網(wǎng)（www.isilicontech.com）下載QSGMII IP用戶指南。

設(shè)計(jì)參考案例獲?。赫?qǐng)聯(lián)系FAE獲取參考設(shè)計(jì)案例，或在公眾號(hào)中與我們聯(lián)系。