TJ375已經(jīng)支持PLL的動(dòng)態(tài)配置。打開(kāi)PLL在Advance Settings中的Dynamic Reconfiguration中勾選Enable就可以了。最大可以支持85組配置參數(shù)。動(dòng)態(tài)配置框圖如下:

(1)在interface中打開(kāi)動(dòng)態(tài)配置功能
使用PLL動(dòng)態(tài)配置功能需要打開(kāi)PLL的reset和lock信號(hào),

需要兩個(gè)時(shí)鐘,pll_cfg_clk_i 和 pll_cfg_clk, pll_cfg_clk_i是一個(gè)輸入時(shí)鐘,pll_cfg_clk是動(dòng)態(tài)配置的輸出時(shí)鐘,
通過(guò)另一個(gè)PLL產(chǎn)生一個(gè)pll_CFG_CLK_i

在生成動(dòng)態(tài)配置IP之前要先配置PLL的hex
step1:把PLL配置成50M

(2)添加配置參數(shù)。點(diǎn)擊 Reconfiguration Wizard就可以看到該組參數(shù)的配置,點(diǎn)擊verify確認(rèn)參數(shù)是否正常;再點(diǎn)擊Export生成相應(yīng)的參數(shù)到hex文件;


把PLL的輸出修改成100M輸出。

再次點(diǎn)擊 Reconfiguration Wizard就可以看到該組參數(shù)的配置,點(diǎn)擊verify確認(rèn)參數(shù)是否正常;再點(diǎn)擊Export生成相應(yīng)的參數(shù)到hex文件;


從生成的hex文件可以看到數(shù)據(jù)有所增加,說(shuō)明有兩個(gè)組配置參數(shù)。
(3)添加IP.在interface里面設(shè)置完成之后就可以添加IP了


RAM Hex file path就是之前生成的hex文件的路徑;
PLL instance name就是我們?cè)趇nterface中例化的PLL的名字;
Initial Reference clock Setting :PLL的參考時(shí)鐘的源,要對(duì)于interface中例化的PLL的參考源。再來(lái)看下PLL的配置就更清楚了。

IP 端口說(shuō)明
| port | I/O | clock Domain | |
| user_pll_en | O | 連接PLL的復(fù)位信號(hào) | |
| pll_cfg_clk | O | 動(dòng)態(tài)配置時(shí)鐘,要與interface內(nèi)部輸入的時(shí)鐘名一致,25 - 150MHz,應(yīng)該是pll_cfg_clk_i的二分頻生成時(shí)鐘 | |
| pll_cfg_clk_i | I | 50 - 300MHz | |
| pll_cfg_rst_n_i | 復(fù)位PLL動(dòng)態(tài)配置。只有pll_recfg_in_progress為低時(shí)才允許斷言。 | ||
| pll_select_pcr | I | pll_cfg_clk_i | 把PLL切回PCR設(shè)置。 |
| pll_cfg_start | I | pll_cfg_clk_i | 拉高該信號(hào)啟動(dòng)PLL動(dòng)態(tài)配置。實(shí)測(cè)一個(gè)時(shí)鐘周期即可。 |
PCR: Peripheral Configuration Register PLL在interface中設(shè)置的初始值 ??梢酝ㄟ^(guò)把pll_select_pcr拉高來(lái)恢復(fù)到初始值
-
FPGA
+關(guān)注
關(guān)注
1650文章
22217瀏覽量
628063 -
易靈思
+關(guān)注
關(guān)注
6文章
61瀏覽量
5439
發(fā)布評(píng)論請(qǐng)先 登錄
易靈思助力上海集成電路緊缺人才培訓(xùn)項(xiàng)目順利結(jié)課
易靈思2025 FPGA技術(shù)研討會(huì)成都站圓滿收官
易靈思與思特威第二屆機(jī)器視覺(jué)方案大會(huì)圓滿收官
易靈思與思特威第二屆機(jī)器視覺(jué)大會(huì)即將舉辦
易靈思與南京大學(xué)集成電路學(xué)院暑期課程圓滿結(jié)課
PLL技術(shù)在FPGA中的動(dòng)態(tài)調(diào)頻與展頻功能應(yīng)用
易靈思邀您相約2025上海國(guó)際汽車工業(yè)展覽會(huì)
易靈思2025 FPGA技術(shù)研討會(huì)北京站圓滿結(jié)束
基于易靈思國(guó)產(chǎn)FPGA Ti60F225 實(shí)現(xiàn)6目同步1080P實(shí)時(shí)成像系統(tǒng)
國(guó)產(chǎn)EDA億靈思?接入DeepSeek
賽靈思低溫失效的原因,有沒(méi)有別的方法或者一些見(jiàn)解?
易靈思FPGA PS配置模式--v7
config37中根據(jù)DACCLK配置jesd clock,請(qǐng)問(wèn)下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關(guān)系的嗎?
易靈思FPGA產(chǎn)品的主要特點(diǎn)

易靈思 FPGA TJ375的PLL的動(dòng)態(tài)配置
評(píng)論