18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MIPSfpga軟核處理器IP設(shè)計方案

電子設(shè)計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-21 10:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

很多計算機專業(yè)的學(xué)生都只是在理論層次學(xué)習(xí)計算機體系結(jié)構(gòu)方面的知識,比如數(shù)據(jù)路徑、控制結(jié)構(gòu)和存儲系統(tǒng)等,但是如何將這些組合起來則完全靠學(xué)生的想象力。MIPSfpga的出現(xiàn)讓這一切迎刃而解,它不同于其他課程的地方在于首次采用了一款純粹的商用軟核CPU用于研究目的,用戶可以在此課程的系統(tǒng)集成環(huán)境下詳細、深入的探索計算機架構(gòu)。

MIPSfpga使用一款MIPS系列軟核IP——具體來講是microAptiv核,PIC32MK處理器采用的既是此款軟核。該核面向的是可編程邏輯門陣列(FPGA)。Imagination公司除了授權(quán)可以使用這款實用的MIPS軟核處理器外,還準備了一系列的教學(xué)材料,從而可以使用戶快速入門、開發(fā),進而能夠修改該處理器和系統(tǒng)。

MIPSfpga軟核處理器IP設(shè)計模塊圖

MIPSfpga軟核處理器IP設(shè)計模塊圖

該課程提供了三部分材料引導(dǎo)用戶入門、使用和修改MIPSfpag:入門指南、實驗實例和SoC資料包。

第一部分材料包括MIPSfpga用到的Verilog設(shè)計文件和一些介紹MIPSfpga系統(tǒng)和使用方法的文檔。

第二部分材料(MIPSfpga實驗實例)包含25個需要動手操作的實驗,指導(dǎo)用戶如何學(xué)習(xí)計算機架構(gòu)和進行系統(tǒng)級的設(shè)計。比如,修改MIPSfpga系統(tǒng)與外設(shè)(如LCDs、傳感器等)的接口、使用性能計數(shù)器和中斷、改變緩存刷新策略、添加新的指令并且測量這些改變所帶來的性能差異等。由于使用的商用編譯器能夠清晰的看到因架構(gòu)或系統(tǒng)的修改帶來的性能改變,也幫助用戶在此方面的能力上得到較快的提升。

第三部分材料是MIPSfpga SoC,它向用戶展示了如何基于MIPSfpga搭建片上系統(tǒng)(SoC)并且移植開源的Linux操作系統(tǒng)。

最新的MIPSfpga v2.0在2017年7月1日正式推出,在之前版本的基礎(chǔ)上又增加了更多的特性和資源,比如增加了16個動手實驗(即動手實驗的個數(shù)從9個增加到25個),可以采用UART(串口)將程序下載到MIPSfpga,精簡了啟動代碼,增加了Windows和Linux系統(tǒng)的安裝指令,同時提供了Verilog和VHDL語言的系統(tǒng)級模塊,支持快速調(diào)試通道(FDC)和用戶自定義接口(UDI),支持使用printf這樣的I/O指令并且允許用戶定義自己的系統(tǒng)指令。


自從2015年5月以來,全世界已經(jīng)有超過600所大學(xué)獲得了授權(quán)并且下載使用MIPSfpga相關(guān)的資料--軟核IP以及入門資料和實驗練習(xí)。

通過提供全面開放的商業(yè)CPU IP軟核和系統(tǒng), 指導(dǎo)用戶使用和修改處理器和系統(tǒng),MIPSfpga正在轉(zhuǎn)變計算機體系結(jié)構(gòu)的教育方式。當(dāng)然不僅這些,MIPSfpga還提供了一個在研究和高級項目中探索計算機架構(gòu)特性和增強功能的平臺。

這里提供了一些高級項目的鏈接,它們都是基于MIPSfpga實現(xiàn)的。

MIPS由于其足夠簡單和精致,在計算機架構(gòu)教學(xué)中已經(jīng)非常流行。MIPSfpga提供了一個強大的平臺,將計算機架構(gòu)和系統(tǒng)設(shè)計的理論教學(xué)與實踐操作聯(lián)系起來,從而讓用戶更加全面的了解計算機架構(gòu)設(shè)計。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22217

    瀏覽量

    628040
  • mips
    +關(guān)注

    關(guān)注

    1

    文章

    241

    瀏覽量

    49023
  • imagination
    +關(guān)注

    關(guān)注

    1

    文章

    611

    瀏覽量

    62976
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Andes晶心科技推出AndesCore 46系列處理器家族

    Andes晶心科技,作為高效能、低功耗32/64位RISC-V處理器的領(lǐng)導(dǎo)供貨商及RISC-V國際組織的創(chuàng)始首席會員,今日宣布推出具有4個成員的AndesCore 46系列處理器家族。首款成員AX46MPV是一款全新64位多核
    的頭像 發(fā)表于 08-13 14:02 ?1985次閱讀

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4351次閱讀

    MicroBlaze處理器嵌入式設(shè)計用戶指南

    *本指南內(nèi)容涵蓋了在嵌入式設(shè)計中使用 MicroBlaze 處理器、含存儲 IP 的設(shè)計、IP integrator 中的復(fù)位和時鐘拓撲
    的頭像 發(fā)表于 07-28 10:43 ?659次閱讀

    VIVADO自帶Turbo譯碼IP怎么用?

    turbo 譯碼IP沒有輸出,不知道哪里出了問題,有經(jīng)驗的小伙伴幫忙看看啊 搭建了turbo 譯碼IP
    發(fā)表于 06-23 17:39

    基于8051 IP調(diào)試設(shè)計方案

    8051 IP調(diào)試是一種對基于8051指令系統(tǒng)的IP進行調(diào)試的軟硬件結(jié)合工具,需要與集成開發(fā)環(huán)境(IDE)結(jié)合使用。
    的頭像 發(fā)表于 05-07 11:37 ?727次閱讀
    基于8051 <b class='flag-5'>IP</b>調(diào)試<b class='flag-5'>器</b><b class='flag-5'>設(shè)計方案</b>

    適用于單核、雙和四應(yīng)用處理器的PMIC DA9063L-A數(shù)據(jù)手冊

    :適用于單核、雙和四應(yīng)用處理器的PMIC DA9063L-A數(shù)據(jù)手冊.pdf DA9063L-A 采用了可擴展的輸出電流和電源軌方案,能夠為整個系統(tǒng)供電,其六個直流 / 直流降壓轉(zhuǎn)
    的頭像 發(fā)表于 04-01 18:19 ?676次閱讀
    適用于單核、雙<b class='flag-5'>核</b>和四<b class='flag-5'>核</b>應(yīng)用<b class='flag-5'>處理器</b>的PMIC DA9063L-A數(shù)據(jù)手冊

    【正點原子】全志T113-i開發(fā)板資料震撼來襲!異開發(fā)、工控設(shè)計方案!

    【正點原子】全志T113-i開發(fā)板震撼來襲!異開發(fā)、工控設(shè)計方案!ATK-DLT113IS開發(fā)板是正點原子基于全志T113-i處理器而研發(fā)的一款用于嵌入式Linux領(lǐng)域的開發(fā)板,其擁有高性能
    發(fā)表于 03-13 15:37

    RK3128處理器:高效四Cortex-A7多媒體解決方案

    RK3128是一款集成了高效四Cortex-A7 CPU和Mali-400MP2 GPU的多媒體處理器,專為滿足現(xiàn)代電子設(shè)備對高性能和低功耗的雙重需求而設(shè)計。 在CPU方面,RK3128搭載了四
    的頭像 發(fā)表于 02-08 18:08 ?2042次閱讀

    Andes晶心科技推出AndesCore AX66亂序超純量多核處理器IP

    Andes晶心科技(Andes Technology)作為高效能、低功耗、32/64位RISC-V處理器的領(lǐng)先供貨商及RISC-V國際組織的創(chuàng)始頂級會員,今日宣布推出支持RVA23規(guī)范的AndesCore AX66亂序超純量多核處理器
    的頭像 發(fā)表于 01-23 11:05 ?1375次閱讀

    16通道AD采集方案,基于復(fù)旦微ARM + FPGA國產(chǎn)SoC處理器平臺

    測試數(shù)據(jù)匯總 表 1 本文帶來的是基于復(fù)旦微FMQL20S400M四ARM Cortex-A7(PS端) + FPGA可編程邏輯資源(PL端)異構(gòu)多核SoC處理器設(shè)計的全國產(chǎn)工業(yè)評估板的AD采集
    的頭像 發(fā)表于 01-23 10:39 ?880次閱讀
    16通道AD采集<b class='flag-5'>方案</b>,基于復(fù)旦微ARM + <b class='flag-5'>FPGA</b>國產(chǎn)SoC<b class='flag-5'>處理器</b>平臺

    使用IP和開源庫減少FPGA設(shè)計周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項目落后于計劃,12% 的項目落后計劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?1052次閱讀
    使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計周期

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    AX14-Stream接口,完美適配UltraScale+/Zynq UltraScale+系列FPGA器件。 這一創(chuàng)新成果為用戶提供了快速可靠、低成本且高性能的解決方案,顯著縮短了產(chǎn)品上市時間。該IP
    的頭像 發(fā)表于 01-07 11:25 ?1030次閱讀

    集特國產(chǎn)化工作站GPC-200 飛騰D2000/8處理器

    處理器
    GITSTAR 集特工控
    發(fā)布于 :2024年12月27日 09:08:55

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?4868次閱讀
    Vivado中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第一批 IP
    的頭像 發(fā)表于 10-30 17:39 ?1209次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>