近日，備受矚目的臺積電2025中國技術研討會(TSMC Technology Symposium 2025)在上海國際會議中心舉行。本次研討會匯集國內頂尖芯片設計公司及生態(tài)合作伙伴，作為國內首家EDA上市公司、關鍵核心技術具備國際市場競爭力的EDA領軍企業(yè)，概倫電子攜EDA全流程解決方案亮相，深度展示支持高端芯片設計的創(chuàng)新工具鏈，為客戶突破先進制程設計壁壘注入強勁動能。

技術亮點：直擊先進制程設計痛點

概倫電子領先的Design Enablement(設計使能)全流程解決方案能有效應對先進芯片制程領域功耗、性能與良率等競爭力的挑戰(zhàn)。該方案不僅為國內外頭部晶圓代工廠、IDM和芯片設計公司鞏固競爭優(yōu)勢提供支撐，也支持新興的高端芯片設計企業(yè)挖掘工藝潛能，助力其快速構建COT平臺能力，已獲得廣泛的行業(yè)認可。

深化合作，構建產業(yè)創(chuàng)新生態(tài)

作為臺積電開放創(chuàng)新平臺(OIP)的核心EDA合作伙伴，概倫電子的設計使能(Design Enablement)解決方案堪稱提升芯片競爭力的關鍵法寶。該方案實現了從電性測試、SPICE模型、PDK及標準單元庫等基礎IP全鏈條支持，在集成電路工藝復雜度指數級攀升的嚴峻挑戰(zhàn)下，助力晶圓代工廠和IDM客戶實現三大突破：

1.高效交付

顯著縮短高精度SPICE模型、PDK及全場景標準單元庫的開發(fā)周期，大幅提升產業(yè)效率。

2.能力升級

賦能芯片設計客戶強化COT能力，支持SPICE模型和PDK二次開發(fā)與標準單元庫重構(Re-K)，增強企業(yè)技術自主性和差異化競爭力。

3.閉環(huán)驗證

通過9812系列低頻噪聲測試系統(tǒng)、FS-Pro半導體參數分析儀等黃金標準硬件，與BSIMProPlus建模工具、NanoSpice仿真器形成軟硬件協(xié)同閉環(huán)，精準覆蓋EDA流程最基礎的器件建模 - 驗證全流程，確保技術可靠性和穩(wěn)定性。

此外，針對數字設計中的核心難題——標準單元庫特征化，概倫電子的分布式工具NanoCell集成高精度SPICE引擎，成功突破傳統(tǒng)技術耗時過長的瓶頸，以及先進工藝corner條件下LVF庫精度和速度的挑戰(zhàn)，為先進工藝SoC芯片設計提供保障。

創(chuàng)新引領，以技術驅動產業(yè)升級

本次研討會上，概倫電子現場展示了應用驅動的EDA解決方案。該方案依托業(yè)界領先的SPICE及FastSPICE仿真技術、high-sigma良率分析技術，涵蓋ESD分析、CCK、EM/IR和信號完整性分析的可靠性分析驗證解決方案，能有效助力SRAM設計、標準單元低功耗設計驗證和Analog on top等前沿技術的探索，為眾多芯片設計客戶創(chuàng)造價值。

概倫電子總裁楊廉峰博士表示，EDA的持續(xù)創(chuàng)新是突破芯片性能瓶頸的關鍵引擎和方法學載體。概倫電子將始終以應用為驅動，通過COT方案助力設計企業(yè)充分挖掘工藝潛能，探索PPA(功耗、性能、面積)最優(yōu)解，幫助用戶形成差異化競爭優(yōu)勢，推動芯片產業(yè)的高質量發(fā)展。