數(shù)據(jù)緩存控制器主要實(shí)現(xiàn)了對(duì)大量突發(fā)數(shù)據(jù)的緩存、AXI4接口與AXI4-Stream接口之間的轉(zhuǎn)換和NVMe命令的生成等功能。數(shù)據(jù)緩存控制器的整體架構(gòu)如圖1所示。

圖1數(shù)據(jù)緩存控制器整體架構(gòu)

根據(jù)功能需求將數(shù)據(jù)緩存控制器劃分為了3個(gè)模塊：流程控制模塊、接口轉(zhuǎn)換模塊和MIG模塊。

（1）流程控制模塊：流程控制模塊主要實(shí)現(xiàn)三個(gè)功能，一是根據(jù)用戶命令或輸入的數(shù)據(jù)量大小來(lái)組裝相應(yīng)的NVMe提交命令，并發(fā)送至NVMe Host控制器；二是控制接口轉(zhuǎn)換模塊工作的開(kāi)啟與關(guān)閉；三是實(shí)現(xiàn)乒乓操作，來(lái)提高系統(tǒng)傳輸性能。

（2）接口轉(zhuǎn)換模塊：接口轉(zhuǎn)換模塊負(fù)責(zé)完成將DDR控制器的AXI4接口轉(zhuǎn)換為與其他模塊進(jìn)行數(shù)據(jù)交互的AXI4-Stream接口。

（3）MIG模塊：MIG模塊是Xilinx提供的DDR存儲(chǔ)控制器，可以幫助用戶快速的搭建工程，完成對(duì)DDR等外部存儲(chǔ)器的控制。MIG IP核內(nèi)部由用戶接口、存儲(chǔ)控制器和物理層模塊三部分組成。同時(shí)MIG IP還支持AXI4接口，用戶可以直接通過(guò)AXI4接口訪問(wèn)DDR存儲(chǔ)器。

如圖2所示，它為數(shù)據(jù)緩存控制器的頂層模塊框圖。

圖2 數(shù)據(jù)緩存控制器的頂層模塊框圖

數(shù)據(jù)緩存控制器的外部接口信號(hào)主要包括與Microblaze處理器、NVMe Host控制器、以太網(wǎng)控制器、外部DDR存儲(chǔ)器相連接的端口。其中AXI4_Lite接口用于配置數(shù)據(jù)緩存控制器的寄存器；M_AXIS_ENTRY接口用于向NVMe Host控制器發(fā)送NVMe命令；S_AXIS_DATA接口用于接收輸入的數(shù)據(jù)流數(shù)據(jù)；M_AXIS_DATA接口用于輸出的緩存數(shù)據(jù)；M_AXI_DDR用于讀寫(xiě)DDR內(nèi)緩存的數(shù)據(jù)；NVMe_Done信號(hào)用于指示命令執(zhí)行成功；NVMe_Error信號(hào)用于指示命令執(zhí)行錯(cuò)誤。

數(shù)據(jù)緩存控制器的頂層接口信號(hào)定義如表1所示。

對(duì)相關(guān)視頻感興趣者請(qǐng)看B站。搜用戶名：專注與守望

審核編輯 黃宇