存儲(chǔ)器分類

初學(xué)者要了解SDRAM需要先了解存儲(chǔ)器分類。按照存儲(chǔ)器的存儲(chǔ)功能劃分，可將其分為RAM 和 ROM 兩大類。

RAM(Random Access Memory)存儲(chǔ)器又稱隨機(jī)存取存儲(chǔ)器，正常工作時(shí)存儲(chǔ)的內(nèi)容可通過指令隨機(jī)讀寫訪問，RAM中的數(shù)據(jù)在掉電時(shí)會(huì)丟失。

ROM(Read Only Memory)存儲(chǔ)器又稱只讀存儲(chǔ)器，只能由專用的裝置寫入，一旦寫入，不能隨意改寫。正常工作時(shí)ROM只能讀出數(shù)據(jù)。ROM 具有掉電后數(shù)據(jù)可保持不變的優(yōu)點(diǎn)。

RAM往下又可細(xì)分為SRAM和DRAM。

SRAM

SRAM(Static RAM)，全稱為靜態(tài)隨機(jī)存取存儲(chǔ)器，是一種在系統(tǒng)不斷電的情況下能無(wú)限期保持其內(nèi)容的記憶設(shè)備。由于其讀寫速度極快且能耗極低的特點(diǎn)，在對(duì)速度和可靠性要求較高的應(yīng)用場(chǎng)景中，如CPU緩存等，SRAM成為了首選方案。然而，值得注意的是，SRAM每個(gè)存儲(chǔ)單元采用了復(fù)雜的雙穩(wěn)態(tài)電路設(shè)計(jì)來(lái)保存數(shù)據(jù)，制作一個(gè)bit存儲(chǔ)位通常需要6個(gè)MOS管，這直接導(dǎo)致了其集成度低（容量一般只能到幾百到幾兆字節(jié)）且制造成本遠(yuǎn)高于DRAM。

DRAM

DRAM（Dynamic RAM），動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，與制作一個(gè) bit存儲(chǔ)位通常需要6個(gè)MOS管的SRAM相比，保存一位數(shù)據(jù)簡(jiǎn)單到只需一個(gè)電容，其中一個(gè)存儲(chǔ)器單元的結(jié)構(gòu)如圖所示。當(dāng)行選擇線與列選擇線動(dòng)作時(shí)，可令 MOSFET 接通，允許電容的電壓被讀取或?qū)懭搿?/p>

由于電容的電壓會(huì)有傳輸時(shí)的損失以及保存時(shí)的漏電現(xiàn)象，所以除了在讀取與寫入時(shí)必須經(jīng)過放大之外，每保存一位經(jīng)過一段時(shí)間就必須將數(shù)據(jù)讀出后再寫入一次，這個(gè)動(dòng)作稱為 DRAM 的刷新（Refresh），會(huì)降低使用效率。

為了降低封裝成本，減少 IC 引腳的數(shù)目， DRAM 的地址輸入線是采用多工方式，亦即以同樣的地址線分兩次輸入，先輸入行地址再輸入列地址，如下圖所示。對(duì)于 n 條地址線輸入的 DRAM，可以規(guī)劃最大譯碼的存儲(chǔ)器單元數(shù)目為 22n，因此常見 DRAM 芯片的 容量多以 4 的倍數(shù)遞增，如 4M Byte、 16M Byte、 64M Byte、 256M Byte 等等。

SDRAM的誕生

由于 DRAM 是以 MOSFET 為主要器件，電路中的雜散電容（Stray Capacitance）對(duì)存取時(shí)間的影響很大，每更換一次行地址時(shí)，都必須等待一段時(shí)間讓控制電路充電，數(shù)據(jù)的存取才會(huì)正確，此充電時(shí)間稱為預(yù)充電時(shí)間（Prechage Time， TRP），如下圖所示。早期 DRAM 的行地址是由 RAS 信號(hào)的下降沿來(lái)鎖住后送給行地址譯碼器處理，在此 RAS信號(hào)至少要維持一段建立行地址時(shí)間（tRAS），這段時(shí)間內(nèi)再以 CAS 信號(hào)的下降沿來(lái)鎖住列地址后送給列地址譯碼器處理，才能譯碼到一個(gè)正確的存儲(chǔ)器單元地址，因此一個(gè)DRAM 的存取周期（tRC）可用預(yù)充電時(shí)間加上行地址建立時(shí)間來(lái)計(jì)算：tRC = tRP + tRAS。

這不算短的時(shí)間，使得 DRAM 無(wú)法成為高速的存取設(shè)備，但是低價(jià)大容量的特性怎么會(huì)讓廠商輕易放棄呢？于是在商業(yè)的競(jìng)爭(zhēng)下，經(jīng)過階段性的改良，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（Synchronous Dynamic Random Access Memory，簡(jiǎn)稱 SDRAM）誕生。如前面所述， DRAM 在更換行地址時(shí)需有預(yù)充電時(shí)間的天生障礙，限制了分散數(shù)據(jù)的隨機(jī)存取速度，但是對(duì)于可預(yù)知下一筆數(shù)據(jù)地址的突發(fā)模式（Burst Mode）， SDRAM 采用存儲(chǔ)器交錯(cuò)處理（Memory Interleaving）以及多管線（Multi-Pipeline）的技術(shù)，提升分配時(shí)間內(nèi)讀寫的信息量，改善了在突發(fā)模式下的存取時(shí)間。由于在連續(xù)存取的應(yīng)用中可達(dá)到與外部時(shí)鐘同步的效率，故被稱為同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。

所謂突發(fā)模式是存取存儲(chǔ)器時(shí)，分配一次存儲(chǔ)器的地址，即可進(jìn)行一連串的存或取動(dòng)作 N 次，不需分配 N 次存儲(chǔ)器的地址，可以省去尋址的時(shí)間。至于存儲(chǔ)器交錯(cuò)處理是將存儲(chǔ)器劃分成多個(gè)BANK（通常為 2 個(gè)或 4 個(gè)BANK），如圖：

控制端可交錯(cuò)存取這些BANK的數(shù)據(jù)，舉例來(lái)說，將保存于存儲(chǔ)器的奇數(shù)地址和偶數(shù)地址分開，當(dāng)上一個(gè)字符被更新時(shí)，下一個(gè)字符的存取可以不受到影響，減少了等待的時(shí)間，讓存儲(chǔ)器的存取更快，雖然不是 2 或 4 倍的速度，但還是快了許多。而多管線是指利用選擇器的原理將存儲(chǔ)器多個(gè)區(qū)塊的數(shù)據(jù)輪流傳送至數(shù)據(jù)端，下圖即說明了一個(gè) SDRAM 的存取時(shí)間 (tDS) 大于外部一個(gè)時(shí)鐘時(shí)間 (tCK)，但在多管線的架構(gòu)下，外部仍可同步讀取數(shù)據(jù)。

存儲(chǔ)器交錯(cuò)處理與多管線硬件功能的結(jié)合，可以有效的忽略等待地址譯碼及預(yù)充電的時(shí)間。但值得注意的是，SDRAM 可以改善的是數(shù)據(jù)預(yù)選及輸出的方式，并非數(shù)據(jù)真正的存取時(shí)間，所以對(duì)于突發(fā)模式下的第一筆數(shù)據(jù)的存取時(shí)間仍然無(wú)法改善。

另外，因?yàn)?SDRAM 可以選擇操作模式與調(diào)整突發(fā)存取的長(zhǎng)度，與傳統(tǒng)的 DRAM 在使用程序上有所不同，必須先對(duì) SDRAM依序?qū)懭朊畈拍苓M(jìn)行存取，下圖為簡(jiǎn)化后SDRAM 的架構(gòu)圖。另外， SDRAM 的數(shù)據(jù)寬度均配合 CPU 的發(fā)展而生產(chǎn)，故有 8 位、16 位、 32 位、 64 位的產(chǎn)品。

DDR SDRAM

至于 DDR SDRAM ，即雙倍數(shù)據(jù)率（Double Data Rate） SDRAM 的意思，相較于前面所介紹的 SDRAM 僅在存儲(chǔ)器時(shí)鐘下降沿存或取數(shù)據(jù)，他利用時(shí)鐘的上升沿及下降沿都可存或取數(shù)據(jù)，故數(shù)據(jù)的傳輸速率為 SDRAM 的兩倍。為了與 DDR SDRAM 區(qū)別， SDRAM 又常被稱為 SDR SDRAM。比較下圖中 SDR 與 DDR SDRAM 存取數(shù)據(jù)時(shí)序的差異，可知一個(gè)工作于 64 位 /100MHz 時(shí)鐘下的 DDR SDRAM，每秒數(shù)據(jù)的傳輸量為 100M x 64bit x 2 / 8bit =1600MB，而 SDR SDRAM 則僅為其一半 800MB。此外 SDR SDRAM 的電源為 3.3V，而 DDR SDRAM 為 2.5V，DDR 的省電性較占優(yōu)勢(shì)。

DDR SDRAM發(fā)展很快，后來(lái)出現(xiàn)了DDR2 SDRAM、DDR3 SDRAM，而現(xiàn)在都已經(jīng)有DDR6 SDRAM了，但它們的控制都基于SDRAM控制原理演變而來(lái)。

SDRAM總結(jié)

總而言之，SDRAM即同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器?！巴健笔侵钙鋾r(shí)鐘頻率與FPGA系統(tǒng)時(shí)鐘頻率相同，并且內(nèi)部命令的發(fā)送與數(shù)據(jù)的傳輸都以此頻率為基準(zhǔn)；“動(dòng)態(tài)”是指存儲(chǔ)陣列需要不斷的刷新來(lái)保證所存儲(chǔ)數(shù)據(jù)不丟失；“隨機(jī)”是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)的讀寫。