18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用Cadence SPB 23.1進行設(shè)計復(fù)用

深圳(耀創(chuàng))電子科技有限公司 ? 2024-05-25 08:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

所謂設(shè)計復(fù)用,就是在電子電路設(shè)計中將已有的、經(jīng)過驗證的設(shè)計功能模塊,形成專有的、可在不同的電子產(chǎn)品中重復(fù)使用的IP,將這部分IP以原理圖和PCB板圖形式應(yīng)用于新的設(shè)計中,以提高設(shè)計效率和可靠性。接下來我們將向大家演示Cadence SPB 23.1版本下進行Design Reuse Module創(chuàng)建流程。

01首先,打開經(jīng)過驗證的設(shè)計功能模塊的原理圖,并為所有需要與外部信號連接的網(wǎng)絡(luò)添加HierarchicalPort,如果在功能模塊中,有全局變量,如VCC符號,可以不用添加HierarchicalPort。但是如果該功能模塊的全局變量VCC,在不同的設(shè)計中調(diào)用時,需要與外部的不同全局變量進行連接時,功能模塊中全局變量VCC就不能使用VCC符號進行繪制原理圖,需要刪除VCC符號,添加HierarchicalPort,定義局部變量名為VCC。

7c9935f6-1a2b-11ef-bebc-92fbcf53809c.png

02在產(chǎn)生網(wǎng)表文件前,需要先定義該設(shè)計功能模塊的原理圖為Reuse Module屬性。點擊Tools—Annotate,選擇PCB Editor Reuse,勾選Generate Reuse module,點擊確定,為設(shè)計功能模塊生成復(fù)用屬性。

7ca87fca-1a2b-11ef-bebc-92fbcf53809c.png

03在已經(jīng)定義了Reuse Module屬性的原理圖下,為原理圖生成可復(fù)用的IP。點擊Tools—Generate Part,瀏覽到源文件下的設(shè)計文件module1.dsn,確保未勾選Copy schematic to library。點擊OK創(chuàng)建可復(fù)用的IP。

7cb75234-1a2b-11ef-bebc-92fbcf53809c.png

軟件會提示我們,復(fù)用的IP將被其他使用者使用,會為這個模塊創(chuàng)建一個.OLB文件來保存。點擊yes。

7cc6778c-1a2b-11ef-bebc-92fbcf53809c.png

04復(fù)用的IP輸出了兩個外部信號連接的網(wǎng)絡(luò),分別是OUT1和OUT2,點擊Save進行保存。

7da34860-1a2b-11ef-bebc-92fbcf53809c.png

05雙擊左側(cè)Output—module—SCHEMATIC1。觀察到原理圖就整合為一個symbol模塊,在后續(xù)使用的時候直接調(diào)用這個庫文件。在右側(cè)欄Part Properties查看復(fù)用的symbol屬性。

7da7861e-1a2b-11ef-bebc-92fbcf53809c.png

06為PCB板圖創(chuàng)建可復(fù)用的IP。點擊PCB—New Layout,在彈出的框中點擊OK按鈕。

7dabba04-1a2b-11ef-bebc-92fbcf53809c.png

07

接下來進入Allegro界面,進行復(fù)用模塊的創(chuàng)建。點擊Place—Manually,在Placement List—Components by refdes選擇放置的元器件并進行連線。

7dc96374-1a2b-11ef-bebc-92fbcf53809c.png

08選擇Tools→Creat Module,然后命令框就會提示你選擇組件,選好后,在選中區(qū)域點擊,定義.mdd文件的原點。再保存mdd文件。

7dce04ec-1a2b-11ef-bebc-92fbcf53809c.png

這里的命名必須是特定格式<花樣命名>_.mdd。并將它保存在Allegro文件中。

7dde46a4-1a2b-11ef-bebc-92fbcf53809c.png

09第二個Symbol的建立,與上述步驟相同,新建一個PCB板,點擊Place—Manually,在Placement界面,選擇放置的元器件并進行連線。

7dfaf380-1a2b-11ef-bebc-92fbcf53809c.png

在將元器件放置在板子上面,點擊Place—Manully,此時Placement中元器件已放置完。

7e002116-1a2b-11ef-bebc-92fbcf53809c.png?

為bot2.dsn創(chuàng)建復(fù)用模塊,MDD的名稱為bot2_lpf.mdd。 10打開經(jīng)過驗證的設(shè)計模塊的功能原理圖top.dsn。為確保主設(shè)計能夠使用自動引用功能,需要對top.dsn使用Design Level注釋。

7e1b8348-1a2b-11ef-bebc-92fbcf53809c.png

11在top文件中調(diào)用前面兩個Symbol,將重復(fù)使用的IP以原理圖和PCB板圖形式應(yīng)用于新的設(shè)計中。

7e209dec-1a2b-11ef-bebc-92fbcf53809c.png

12選擇Tools→Annotate,選擇PCB Editor Reuse,檢查Rennumber design是否使用Reuse模塊,點擊確定。

7e355034-1a2b-11ef-bebc-92fbcf53809c.png

13點擊PCB—New Layout,新建一個PCB板,點擊OK。

7e39bc32-1a2b-11ef-bebc-92fbcf53809c.png

14在pcb板中放置復(fù)用元器件。選擇Place—Manually,圖片中標記的模塊為復(fù)用模塊,先將復(fù)用模塊放置完成,就能夠看到Placement界面中放置模塊未出現(xiàn)在面板中了,剩下的就為非復(fù)用模塊,就可以繼續(xù)放置非復(fù)用模塊了。

7e3e0ddc-1a2b-11ef-bebc-92fbcf53809c.png

觀察模塊,從下拉菜單中選擇Module instances,我們可以看到復(fù)用的兩個模塊。

7e78d368-1a2b-11ef-bebc-92fbcf53809c.png

15將復(fù)用模塊放置到PCB板上,在Placement欄內(nèi)就不會出現(xiàn)已經(jīng)放置的元器件。

7e7cfc0e-1a2b-11ef-bebc-92fbcf53809c.png

以上就是Design Reuse Module創(chuàng)建使用過程。謝謝大家!

總結(jié)通過上面的學(xué)習(xí)讓我們看到了Cadence SPB 23.1進行模塊復(fù)用的使用辦法,通過模塊復(fù)用的方式可以快速完成布局,這對于復(fù)雜的多通道電路效果會更明顯。利用這個功能提高布局的效率,從而大大的減少了工程師重復(fù)手動操作的次數(shù)和難度。該方法相對于其他方法來說,操作簡單,功能強大。對于提升設(shè)計效率以及設(shè)計的準確性都有很大的幫助,閱讀完這篇文章的小伙伴可以自己去試一試這個功能,為己所用提高工作效率。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Cadence
    +關(guān)注

    關(guān)注

    67

    文章

    995

    瀏覽量

    145860
  • Vcc
    Vcc
    +關(guān)注

    關(guān)注

    2

    文章

    308

    瀏覽量

    39101
  • 電子電路設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    27

    瀏覽量

    10189
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    2025 Cadence 中國技術(shù)巡回研討會即將開啟 ——系統(tǒng)設(shè)計與分析專場研討會(上海站)

    電子設(shè)計自動化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,誠邀您參加“ 2025 Cadence 中國技術(shù)巡回研討會”,會議將集聚 Cadence 的開發(fā)者與 Cadence 資深技術(shù)專家,探索
    的頭像 發(fā)表于 10-20 16:09 ?404次閱讀
    2025 <b class='flag-5'>Cadence</b> 中國技術(shù)巡回研討會即將開啟 ——系統(tǒng)設(shè)計與分析專場研討會(上海站)

    Cadence攜手NVIDIA革新功耗分析技術(shù)

    Cadence 全新 Palladium Dynamic Power Analysis 應(yīng)用程序助力 AI/ML 芯片和系統(tǒng)設(shè)計工程師打造高能效設(shè)計,縮短產(chǎn)品上市時間。
    的頭像 發(fā)表于 08-20 17:53 ?930次閱讀

    Cadence推出Cerebrus AI Studio

    為了滿足高復(fù)雜度半導(dǎo)體芯片設(shè)計中面臨的時間節(jié)點緊迫、設(shè)計目標極具挑戰(zhàn)性以及設(shè)計專家短缺等諸多挑戰(zhàn),Cadence 推出 Cadence Cerebrus AI Studio。這是業(yè)界首個支持代理式 AI 的多模塊、多用戶設(shè)計平臺,將系統(tǒng)級芯片(SoC)的上市時間縮短了 5
    的頭像 發(fā)表于 07-07 16:12 ?667次閱讀

    作為硬件工程師,你用那款PCB 設(shè)計軟件?超全EDA工具整理!

    版本下載 Cadence SPB OrCAD Allegro 23.1 版本下載 Cadence SPB OrCAD Allegro 24
    發(fā)表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?5次下載

    Cadence SPB OrCAD Allegro23.1安裝包

    AI 等附加服務(wù)。系統(tǒng)需求Cadence SPB 23.1 的安裝包不再支持Windows 7 以及 Windows 8操作系統(tǒng),最低需要Windows 10 64位操作系統(tǒng),如果是Windows Server版需要Windo
    發(fā)表于 05-22 16:50 ?8次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    Cadence SPB(Silicon Package Board)是一套電子設(shè)計自動化(EDA)軟件套件,主要用于集成電路、封裝和PCB的設(shè)計、仿真和驗證。它提供了一整套從設(shè)計到生產(chǎn)的工具,支持
    發(fā)表于 05-22 16:45 ?24次下載

    深度操作系統(tǒng)deepin 23.1版本上線

    為優(yōu)化系統(tǒng)更新體驗并提升穩(wěn)定性,deepin 團隊發(fā)布 deepin 23.1 版本。此版本聚焦于解決基礎(chǔ)組件更新后的安裝效率問題,大幅提升新用戶安裝體驗,同時集成多項功能優(yōu)化與問題修復(fù),進一步優(yōu)化系統(tǒng)使用。
    的頭像 發(fā)表于 04-17 15:16 ?1063次閱讀

    【提問】 cadence報錯問題

    老師們,想請問一下Cadence這個報錯是為什么啊,它說out/outb被強制接地了,可是我一直把out/outb作為輸出端口,沒有連接過任何元件,最后封裝出來的,我測過里面的小模塊,是可以進行仿真的,可是一到外層的大模塊它就報這個錯,不管我怎么改變激勵源還是報同樣的錯誤
    發(fā)表于 04-14 22:31

    Cadence推出Conformal AI Studio

    隨著 SoC 設(shè)計日益復(fù)雜,形式等效性檢查面臨更大挑戰(zhàn)。為此,Cadence 推出了 Conformal AI Studio —— 一套全新的邏輯等效性檢查(LEC)、自動化 ECO(Conformal ECO)和低功耗靜態(tài)簽核解決方案。
    的頭像 發(fā)表于 03-21 13:50 ?928次閱讀

    榮耀時刻 I 耀創(chuàng)科技(U-Creative)榮獲 “Cadence技術(shù)影響力” 獎項

    本文要點2025年2月11日,Cadence在美國奧蘭多舉辦了的Cadence全球合作伙伴會議,這場盛會匯聚了Cadence全球的優(yōu)秀合作伙伴,共同探討行業(yè)發(fā)展趨勢,分享前沿技術(shù)與創(chuàng)新理念。而耀創(chuàng)
    的頭像 發(fā)表于 02-21 17:45 ?1005次閱讀
    榮耀時刻 I 耀創(chuàng)科技(U-Creative)榮獲 “<b class='flag-5'>Cadence</b>技術(shù)影響力” 獎項

    聯(lián)發(fā)科采用AI驅(qū)動Cadence工具加速2nm芯片設(shè)計

    近日,全球知名的EDA(電子設(shè)計自動化)大廠Cadence宣布了一項重要合作成果:聯(lián)發(fā)科(MediaTek)已選擇采用其人工智能驅(qū)動的Cadence Virtuoso Studio和Spectre X Simulator工具,在英偉達(NVIDIA)的加速計算平臺上
    的頭像 發(fā)表于 02-05 15:22 ?882次閱讀

    Cadence宣布收購Secure-IC

    近日, 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布已就收購領(lǐng)先嵌入式安全 IP 平臺提供商 Secure-IC 達成最終協(xié)議。Secure-IC 的優(yōu)秀人才,和其經(jīng)過驗證
    的頭像 發(fā)表于 01-24 09:18 ?1197次閱讀

    Cadence與加特蘭攜手提升汽車雷達系統(tǒng)性能

    近日,楷登電子(Cadence,NASDAQ:CDNS)與毫米波雷達芯片設(shè)計與開發(fā)的佼佼者加特蘭共同宣布了一項重要合作。Cadence已正式授權(quán)加特蘭將其先進的Cadence Tensilica
    的頭像 發(fā)表于 01-07 15:04 ?1067次閱讀

    Cadence推出基于Arm的系統(tǒng)Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統(tǒng)級小芯片(Chiplet)開發(fā)成功并流片,這是一項突破性成就。這項創(chuàng)新標志著芯片技術(shù)的關(guān)鍵進步,展現(xiàn)了 Cadence 致力于通過其芯片架構(gòu)和框架推動行業(yè)領(lǐng)先解決方案的承諾。
    的頭像 發(fā)表于 11-28 15:35 ?934次閱讀
    <b class='flag-5'>Cadence</b>推出基于Arm的系統(tǒng)Chiplet