4 月 10 日,瀾起科技發(fā)布了先行試產的 DDR5 第一子代時鐘驅動器芯片(簡稱 CKD)。此芯將增強處理器與內存間的數(shù)據(jù)傳輸速度與穩(wěn)定性,滿足更高 CPU 性能需求。
過去,寄存時鐘驅動器(RCD)芯片即具備時鐘驅動功能,常用于服務器領域的 RDIMM 或 LRDIMM 模組,而尚未引入 PC 端前的道路。時至今日,隨著 DDR5 技術的迅猛發(fā)展,當數(shù)據(jù)速率升至 6400MT/s以上時,CKD 已然成為客戶端內存模組不可或缺的核心部件。
具體而言,瀾起科技此款 CKD 適用于 DDR5 CUDIMM、CSODIMM 及 CAMM 等客戶端內存模組。它能夠緩沖處理器與 DRAM 間的時鐘信號,確保高速信號的完美傳輸以及可靠性。此外,這種芯片符合 JEDEC DDR5CKD01 規(guī)范,數(shù)據(jù)速率高達 7200MT/s,能提供雙邊帶總線地址訪存以及 I2C、I3C 接口服務。而且,借助配置寄存器的調整,它可以隨心所欲地改變輸出特性,甚至關閉不必要的信號以節(jié)省能源消耗。
據(jù)瀾起科技官方透露,已與業(yè)界眾多主流客戶端 CPU、內存制造商啟動了深入合作,并開始向內存制造商大規(guī)模出貨。
-
驅動器
+關注
關注
54文章
8963瀏覽量
152577 -
瀾起科技
+關注
關注
0文章
125瀏覽量
15390 -
DDR5
+關注
關注
1文章
451瀏覽量
25485
發(fā)布評論請先 登錄
?CDC329A 時鐘驅動器技術文檔總結
?CDC340 1線至8線時鐘驅動器技術文檔總結
?CDC516 3.3V相位鎖定環(huán)時鐘驅動器技術文檔總結
?CDC509 3.3V相位鎖定環(huán)時鐘驅動器技術文檔總結
?CDCLVP215 低電壓雙差分1:5 LVPECL時鐘驅動器技術文檔總結

瀾起科技DDR5一代時鐘驅動器芯片試產成功
評論