18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx高性能PCIe DMA控制器IP,8個DMA通道

axpro ? 來源:axpro ? 作者:axpro ? 2024-02-22 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Multi-Channel PCIe QDMA&RDMA IP

介紹

基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem實現(xiàn)了使用DMA地址隊列的獨立多通道、高性能Continous或Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口

基于PCI Express Integrated Block,Multi-Channel PCIe RDMA Subsystem實現(xiàn)了使用DMA Ring緩沖的獨立多通道、高性能/超低延時/超低抖動Continous Ring DMA,提供FIFO/AXI4-Stream用戶接口。

特性

支持Ultrascale+,Ultrascale,7 Series的PCI Express Integrated Block

支持64,128,256,512-bit數(shù)據(jù)路徑

64-bit源地址,目的地址,和描述符地址

多達8個獨立的host-to-card(H2C/Read)數(shù)據(jù)通道或H2C DMA

多達8個獨立的card-to-host(C2H/Write)數(shù)據(jù)通道或C2H DMA

AXI4-Stream/FIFO用戶接口(每個通道都有自己的AXI4-Stream/FIFO接口)

每個DMA引擎支持DMA地址隊列,隊列深度可達32

每個DMA引擎支持DMA Ring緩沖,Ring緩沖深度和個數(shù)可配置

RDMA的超低延時和超低抖動性

H2C DMA支持視頻顯示定時時序輸入控制

AXI4-Lite Master接口允許PCIe通信繞過DMA引擎

Scather Gather描述符列表支持無限列表大小

每個描述符的最大傳輸長度為4GB

MSI中斷

連續(xù)描述符的塊獲取

中斷或查詢模式

應(yīng)用

本內(nèi)核體系結(jié)構(gòu)支持廣泛的計算和通信目標程序應(yīng)用,強調(diào)性能、成本、可擴展性、功能可擴展性和關(guān)鍵任務(wù)可靠性。典型應(yīng)用包括:

●數(shù)據(jù)通信網(wǎng)絡(luò)

●電信網(wǎng)絡(luò)

●寬帶有線和無線應(yīng)用

●網(wǎng)絡(luò)接口卡

●用于各種應(yīng)用程序的服務(wù)器add-in card

典型應(yīng)用如下圖所示:

wKgaomXWuwqAPuWtAAE4N660yig790.png

圖 1 Multi-Channel PCIe QDMA&RDMA Subsystem典型應(yīng)用:8通道視頻采集和視頻顯示

概述

Multi-Channel PCIe QDMA&RDMA Subsystem作為一個高性能DMA數(shù)據(jù)搬移器,內(nèi)核通過AXI4-Stream/FIFO接口直接連接RTL邏輯。使用提供的字符驅(qū)動程序,AXI4-Stream/FIFO接口可用于PCIe地址空間和AXI地址空間之間的高性能數(shù)據(jù)搬移。除了基本的DMA功能,DMA支持多達8個獨立的upstream和downstream通道,每個通道支持深度為32的DMA地址隊列,以及深度和個數(shù)可配置的DMA Ring緩沖,另外還允許PCIe通信繞過DMA引擎。

wKgZomXWuxSAUwD1AADC7qgOEEY046.png

圖 2 Multi-Channel PCIe QDMA&RDMA Subsystem概述

特性概要

基于描述符提供的信息:源地址,目的地址和傳輸數(shù)據(jù)長度,Multi-Channel PCIe QDMA&RDMA Subsystem實現(xiàn)Host存儲器和PCIe DMA子系統(tǒng)之間的數(shù)據(jù)搬移。這些DMA可以同時是Host to Card(H2C)和Card to Host(C2H)傳輸。每個DMA通道對應(yīng)各自的AX4-Stream/FIFO接口,DMA從Host存儲器獲取并解析描述符鏈表,基于描述符鏈表信息完成自己通道的數(shù)據(jù)傳輸,然后使用MSI中斷發(fā)出描述符完成或錯誤的信令。內(nèi)核也提供多達16個輸出到Host的用戶中斷信號。

主機可以通過以下2個接口訪問用戶邏輯:

AXI4-Lite Master配置接口:這個接口是一個固定的32-bit端口,用于對性能要求不高的用戶配置和狀態(tài)寄存器的訪問

User Register:這個接口是多個32-bit向量信號和1-bit信號,這些信號來自對應(yīng)DMA通道數(shù)據(jù)搬移過程中產(chǎn)生的控制或狀態(tài)信號

產(chǎn)品規(guī)格

結(jié)合Integrated Block for PCI Express IP,Multi-Channel PCIe QDMA&RDMA Subsystem為PCIe提供了一個高性能的DMA解決方案。

性能

Endpoint配置參數(shù):Max Payload Size=256-byte,Max Read Request Size=512-byte

8-Channel PCIe-SGQDMA Subsystem,DMA Transfer Length = 4MB

表1 PCIe 3.0 x16 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s

表2 PCIe 3.0 x16 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s

表3 PCIe 3.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表4 PCIe 3.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表5 PCIe 3.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s

表6 PCIe 3.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表7 PCIe 2.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表8 PCIe 2.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表9 PCIe 2.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s

表10 PCIe 2.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s

資源

8-Channel PCIe-SGQDMA Subsystem

表11 PCIe 3.0 x16 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 46985 101938 150 1

表12 PCIe 3.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 26647 51071 84 1

表13 PCIe 3.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 17671 35598 44 1

表14 PCIe 2.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 25301 36973 66 1

表15 PCIe 2.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 19807 29320 98 1

1-Channel PCIe-CQDMA Subsystem

表16 PCIe 3.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 8122 19331 8 1

表17 PCIe 2.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 7911 11771 6 1

表18 PCIe 2.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 4747 6479 21 1

交付清單

可交付資料:

1.詳細的用戶手冊

2.設(shè)計文件:源代碼或網(wǎng)表

3.時序約束

4.測試或Demo工程

5.技術(shù)支持:郵件,電話,現(xiàn)場,培訓(xùn)服務(wù)

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17530

    瀏覽量

    189124
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    129227
  • PCI
    PCI
    +關(guān)注

    關(guān)注

    5

    文章

    683

    瀏覽量

    133439
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1406

    瀏覽量

    87228
  • dma
    dma
    +關(guān)注

    關(guān)注

    3

    文章

    577

    瀏覽量

    105025
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    雙Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項目中,實現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側(cè))結(jié)合DMA(直接內(nèi)存訪問)正是滿足這類需求的理想技術(shù)方案。
    的頭像 發(fā)表于 10-22 13:53 ?2411次閱讀
    雙Zynq MPSoC PS側(cè)<b class='flag-5'>PCIe</b>高速<b class='flag-5'>DMA</b>互連解決方案

    基于E203的DMA ip的使用

    1.BD設(shè)計 2.AXI DMA寄存 編寫SDK代碼,需要根據(jù)xilinx的官方例程和dma ip使用手冊進行寄存
    發(fā)表于 10-22 06:00

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    DMA IP核來實現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項目、配置ADC接口、添加和連接DMA IP核、設(shè)計控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成
    的頭像 發(fā)表于 07-29 14:12 ?4351次閱讀

    NVMe IP高速傳輸卻不依賴XDMA設(shè)計之五:DMA 控制單元設(shè)計

    DMA 控制單元負責(zé)控制 DMA 傳輸事務(wù), 該單元承擔(dān)了 DMA 事務(wù)到 NVMe 事務(wù)的轉(zhuǎn)換任務(wù), 使用戶對數(shù)據(jù)傳輸事務(wù)的
    的頭像 發(fā)表于 07-02 19:47 ?1814次閱讀
    NVMe <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設(shè)計之五:<b class='flag-5'>DMA</b> <b class='flag-5'>控制</b>單元設(shè)計

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節(jié)將基于A
    的頭像 發(fā)表于 06-19 09:44 ?1246次閱讀
    基于AMD Versal器件實現(xiàn)<b class='flag-5'>PCIe</b>5 <b class='flag-5'>DMA</b>功能

    第十五章 DMA

    本章介紹DMA(直接存儲存?。?,其可在不占用CPU的情況下搬數(shù)據(jù),支持多種傳輸方向,含控制器、通道等配置及相關(guān)實驗代碼。
    的頭像 發(fā)表于 06-14 16:32 ?975次閱讀
    第十五章 <b class='flag-5'>DMA</b>

    NVMe控制器IP設(shè)計之接口轉(zhuǎn)換

    轉(zhuǎn)換為控制器內(nèi)部信號(addr、en、data_out)。命令執(zhí)行結(jié)束后,完成信息通過AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個過程需要通過AXI4寫轉(zhuǎn)換模塊將讀地址
    發(fā)表于 05-10 14:33

    基于PCIe(XDMA/QDMA)的多路視頻采集與顯示IP 多路高速AD采集與DA回放IP

    ,16DMA中斷和16User中斷14.支持XDMA,QDMA引擎,Linux V4L2視頻驅(qū)動4 性能指標1.PCIe 3.0 x16
    發(fā)表于 04-14 15:17

    一文詳解AXI DMA技術(shù)

    ,SG)功能還可以將數(shù)據(jù)移動任務(wù)從位于于處理系統(tǒng)中的中央處理(CPU)中卸載出來??梢酝ㄟ^一AXI4-Lite從接口訪問初始化、狀態(tài)和管理寄存。如圖4.
    的頭像 發(fā)表于 04-03 09:32 ?1867次閱讀
    一文詳解AXI <b class='flag-5'>DMA</b>技術(shù)

    CKS32F107xx系列的DMA控制器簡介

    直接存儲存取(DMA)用來提供在外設(shè)和存儲之間或者存儲和存儲之間的高速數(shù)據(jù)傳輸。無須CPU干預(yù),數(shù)據(jù)可以通過
    的頭像 發(fā)表于 02-18 17:24 ?1135次閱讀
    CKS32F107xx系列的<b class='flag-5'>DMA</b><b class='flag-5'>控制器</b>簡介

    ZYNQ基礎(chǔ)---AXI DMA使用

    Xilinx官方也提供有一些DMAIP,通過調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi
    的頭像 發(fā)表于 01-06 11:13 ?3223次閱讀
    ZYNQ基礎(chǔ)---AXI <b class='flag-5'>DMA</b>使用

    TMS320DM643x DMP增強型DMA(EDMA)控制器用戶指南

    電子發(fā)燒友網(wǎng)站提供《TMS320DM643x DMP增強型DMA(EDMA)控制器用戶指南.pdf》資料免費下載
    發(fā)表于 12-16 10:25 ?0次下載
    TMS320DM643x DMP增強型<b class='flag-5'>DMA</b>(EDMA)<b class='flag-5'>控制器</b>用戶指南

    雅特力AT32F402/F405 DMA使用指南

    DMA簡介DMA控制器的作用不僅在增強系統(tǒng)性能并減少處理的中斷生成,而且還針對32位MCU應(yīng)用程序?qū)iT優(yōu)化設(shè)計。
    的頭像 發(fā)表于 11-20 01:03 ?1333次閱讀
    雅特力AT32F402/F405 <b class='flag-5'>DMA</b>使用指南

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+02.PCIE接口測試(zmj)

    目前發(fā)布了 多 版本——PCIe1.0、PCIe2.0、PCIe3.0、PCIe4.0等。 米爾-X
    發(fā)表于 11-12 16:05

    DMA是什么?詳細介紹

    DMA(Direct Memory Access)是一種允許某些硬件子系統(tǒng)直接訪問系統(tǒng)內(nèi)存的技術(shù),而無需中央處理單元(CPU)的介入。這種技術(shù)可以顯著提高數(shù)據(jù)傳輸速率,減輕CPU的負擔(dān),并提高整體系統(tǒng)性能
    的頭像 發(fā)表于 11-11 10:49 ?2.1w次閱讀