邏輯分析儀（Logic Analyzer）是一種分析數(shù)字信號邏輯時序的儀器，能夠精確捕獲和顯示多路數(shù)字信號，提供信號時序、協(xié)議分析等功能。也是嵌入式工程師日常開發(fā)中，極為常用的工具之一。

現(xiàn)在，我們使用基于樹莓派主控芯片的合宙RP2040開發(fā)板，就可以低成本快速DIY邏輯分析儀。

?

9.9元自制100M邏輯分析儀

CORE-RP2040——合宙推出的9.9家族又一款新品，采用樹莓派RP2040芯片作為核心，引腳定義兼容官方PICO開發(fā)板，并在官方基礎(chǔ)上升級到4MB Flash和Type-C接口。

結(jié)合開源固件，可實現(xiàn)100M的邏輯分析儀功能：

邏輯分析儀開源倉庫：

https://github.com/gusmanb/logicanalyzer

功能支持

基于合宙RP2040開發(fā)板的邏輯分析儀，可支持如下功能：

支持3.1K至100Mhz的采樣頻率；

支持24通道輸入，通過菊花鏈最高可支持120通道；

最高支持32767個采樣點；

支持多種客戶端，全平臺可用。

硬件準(zhǔn)備

我們需要一塊合宙RP2040開發(fā)板，并且需要將GP0與GP1兩個引腳進行短接處理。

刷入固件

按住BOOT按鍵，再插入USB，進入升級模式。

下載固件文件，復(fù)制進入U盤，即可刷入成功：

https://github.com/gusmanb/logicanalyzer/releases/download/V5.0.0.0/Firmware-LogicAnalyzer-5.0.0.0-PICO.uf2

連接軟件

這里默認使用開源倉庫作者自行編寫的客戶端軟件：

https://github.com/gusmanb/logicanalyzer/releases/latest

下載自己需要的系統(tǒng)版本，本文選用：
LogicAnalyzer-5.0.0.0-win-x64.zip

選擇樹莓派虛擬出來對應(yīng)的串口，連接上：

抓取數(shù)據(jù)

將合宙RP2040開發(fā)板的GND與我們需要測量的板子的GND相連，再將需要測量的引腳連接到開發(fā)板的GPIO上。

通道編號與GPIO編號的對應(yīng)關(guān)系如下：

我們連接上被測引腳后，就能開始抓取了：

點擊Capture，選上對應(yīng)的通道、抓取頻率與采樣數(shù)、觸發(fā)條件，點擊Accept即可開始抓取：