1. 電源結(jié)構(gòu)

CH32V307供電結(jié)構(gòu)如下圖所示：

通常CH32V307工作電壓VDD的范圍為2.4V~3.6V，當(dāng)使用ETH或USB時，工作電壓VDD的范圍為 3.0V~3.6V

內(nèi)置電壓調(diào)節(jié)器提供內(nèi)核所需的1.5V電源。

VDDA和VSSA為模擬部分供電

為了提高AD等模擬部分的精度，可以使用獨立的電源為VDDA和VSSA供電。

CH32V307VCT6 LQFP100封裝的VREF+和VREF-引腳引出，用戶可連接一個獨立的參考電壓用于ADC測量，參考電壓范圍：2.4V ≤ VREF+ ≤ VDDA。

其他封裝的CH32V307的VREF+和VREF-引腳未引出，在芯片內(nèi)部與VDDA和VSSA相連。

VBAT為后備電源引腳，當(dāng)VDD斷電時，掉電復(fù)位功能會自動切換VBAT為后備供電區(qū)域供電，用于維持RTC以及后備寄存器的內(nèi)容。

當(dāng)切換到VBAT供電時：

PC14和PC15只能用作LSE引腳

PC13可以作為TAMPER侵入檢測引腳、RTC鬧鐘或秒輸出

當(dāng)VDD恢復(fù)供電穩(wěn)定后，系統(tǒng)自動切換開關(guān)，后備區(qū)由VDD供電，此時PC13~PC15可以做為GPIO。因為模擬開關(guān)只能通過少量的電流，當(dāng)用在輸出時，速度必須限制在2MHz以下，最大負載電容為30pF，并且禁止用在持續(xù)輸出和吸收電流的場合，比如LED驅(qū)動。

如果沒有使用外部電池為VBAT供電，VBAT引腳必須連接到VDD引腳上

電池到VBAT的連線要盡可能的短

在主電源VDD恢復(fù)供電過程中，內(nèi)部VBAT 電源仍然通過對應(yīng)的VBAT 引腳連在外部備用電源上，若 VDD在小于復(fù)位滯后時間 tRSTTEMPO 內(nèi)就達到穩(wěn)定，并且高于 VBAT的值 0.6V 以上，則有可能存在較短瞬間，電流通過 VDD 與 VBAT之間的二極管灌入 VBAT，進而通過 VBAT 引腳注入電池等后備電源，如果后備電源無法承受這樣瞬時注入電流，建議在后備電源和VBAT 引腳之間加一只正向?qū)ǖ蛪航刀O管。

2. 電源管理

2.1 上電復(fù)位和掉電復(fù)位

系統(tǒng)內(nèi)部集成了上電復(fù)位POR 和掉電復(fù)位PDR 電路。

當(dāng)芯片供電電壓VDD 和VDDA 低于對應(yīng)門限電壓時，系統(tǒng)被相關(guān)電路復(fù)位，無需外置額外的復(fù)位電路。

上電門限電壓 VPOR 和掉電門限電壓 VPDR 的參數(shù)請參考對應(yīng)的數(shù)據(jù)手冊。

2.2 可編程電壓監(jiān)測器（PVD）

可編程電壓監(jiān)測器 PVD，主要被用于監(jiān)控系統(tǒng)主電源的變化，與電源控制寄存器 PWR_CTLR 的PLS[2:0]所設(shè)置的門檻電壓相比較，配合外部中斷寄存器（EXTI）設(shè)置，可產(chǎn)生相關(guān)中斷，以便及時通知系統(tǒng)進行數(shù)據(jù)保存等掉電前操作。

PVD詳細配置參考。

3. 低功耗模式

微控制器目前提供了3 種低功耗模式，從處理器、外設(shè)、電壓調(diào)節(jié)器等的工作差異上分為：

睡眠模式 ：內(nèi)核停止運行，所有外設(shè)（包含內(nèi)核私有外設(shè)）仍在運行

停止模式 ：停止所有時鐘，喚醒后系統(tǒng)繼續(xù)運行。

待機模式 ：停止所有時鐘，喚醒后系統(tǒng)復(fù)位（電源復(fù)位）。

低功耗模式一覽：