可測性設(shè)計工具針對集成電路生產(chǎn)測試需要，通過人工插入或工具自動綜合生成測試邏輯電路，自動產(chǎn)生測試向量?？蓽y性設(shè)計工具可以顯著提升測試覆蓋率，有效降低芯片在自動測試設(shè)備（Automatic Test Equipment,ATE）上測試的困難度及成本。

1.測試電路的自動生成

基于掃描設(shè)計（Scan-Based Design）方法是一種最常用的可測性設(shè)計方法。它把被測電路的寄存器轉(zhuǎn)換成掃描寄存器，再將掃描寄存器連接成一條或多條的掃描鏈以傳遞測試信號?？蓽y性設(shè)計的測試電路生成涉及一系列復(fù)雜的操作，通常需依靠自動化工具輔助完成。一個典型的基于掃描設(shè)計的可測性設(shè)計綜合自動化流程如圖5-113所示。

該流程包括下列幾個主要步驟：

（1）將普通寄存器時序單元轉(zhuǎn)換成掃描寄存器；

（2）檢測被測電路是否符合一系列的DFT規(guī)則；

（3）對任何違反DFT規(guī)則的電路部分，進(jìn)行自動修復(fù)或人工修復(fù)；

（4）根據(jù)DFT約束及目標(biāo)設(shè)定，進(jìn)行掃描鏈的鏈接并合成所需添加的邏輯。

測試電路的自動生成結(jié)果包括含DFT的邏輯門級電路網(wǎng)表、使用STIL（Standard Test Interface Language,標(biāo)準(zhǔn)測試接口語言）描述的DFT 工作情況以及DFT分析報告。

2.測量向量的自動生成及優(yōu)化

基于DFT網(wǎng)表和STIL結(jié)果，自動測試向量生成工具可以自動產(chǎn)生芯片測試所需的測試向量信號。測試向量經(jīng)過編碼壓縮、廣播式壓縮、邏輯變換壓縮等方法優(yōu)化后，在保證測試覆蓋率的前提下可以減少測試數(shù)據(jù)數(shù)量、測試時間和必需的測試通道數(shù)。

D算法（又稱多維通路敏化法）是第一個完備的ATPC算法，其基本思想是利用電路簡化表和D向量傳遞，使故障沿著所有敏化通路傳播至輸出，通過兼容性檢查得到最終的測試向量。針對大型組合電路中敏化通路選擇的有效性，PODEM算法和FAN算法又對D算法進(jìn)行了改進(jìn)。后來的SOCRATES利用功能學(xué)習(xí)的方法提升了邏輯蘊(yùn)含、通路敏化以及多路回退的效率。業(yè)界ATPG工具多采用基于類似SOCRATES的方法，并做了更進(jìn)一步的改進(jìn)。

除了上述的基于掃描設(shè)計DFT方法，業(yè)界還有幾種不同的DFT解決方案。例如，LBIST（Logic Built -In Self-Test）將特殊的硬件或軟件加入電路中，在不需要外在測試設(shè)備的條件下進(jìn)行電路自測試。相對于LBIST，MBIST（Memory Built-In Self-Test）可用于存儲器的自測試。

審核編輯：劉清