AHB（高級高性能總線）：用于高性能高時鐘頻率的系統(tǒng)模塊，AHB 擔當高性能系統(tǒng)的中樞總線。AHB 支持處理器，片上存儲器，片外存儲器以及低功耗外設宏功能單元之間的有效連接。

下圖為典型AMBA系統(tǒng)：

AHB總線特征：

流水線操作/支持多個主線總設備（EMI/APB_bridge/DMA/CPU/DSP/LCDC）/上升沿觸發(fā)操作

典型AHB總線包含：

AHB信號列表：

AHB主/從設備端口：

AHB結構：

AHB中，寫數(shù)據(jù)總線用來將數(shù)據(jù)從主機傳輸?shù)綇臋C上，而讀數(shù)據(jù)總線用來將數(shù)據(jù)從從機傳輸?shù)街鳈C上。

AHB簡單傳輸分析：第一個HCLK上升沿后將地址和控制信號驅動到總線上，第二個上升沿到來，由于HREADY為1則數(shù)據(jù)寫，HWDATA存在一定延時，再過一段延時后數(shù)據(jù)到達HRDATA

AHB等待傳輸 ：HREADY=0表示從機讓主機等待，等恢復1后進行傳輸

AHB的流水線傳輸：到地址A和C都為無等待傳輸，到地址B由于HREADY=0為一個等待狀態(tài)，傳輸?shù)降刂稡的擴展數(shù)據(jù)相位對傳輸?shù)降刂?C 的擴展地址相位有影響，因為C的地址信號寫入和B數(shù)據(jù)寫入在同一周期。

AHB傳輸類型可以分為4類：

傳輸類型實例分析：

T1開始一個非連續(xù)傳輸，T1中將地址和控制信號寫入；T2開始數(shù)據(jù)傳輸，T2原本有地址和控制信號寫入過程，但是由于BUSY信號主機讓從機等待一周期；第二個地址和控制信號順延至T3，開始連續(xù)傳輸，T4開始第三個地址及控制信號/第二個數(shù)據(jù)信號傳輸，T5本來是進行第四個信號的地址和控制信號傳輸，由于HREADY為低，從機讓主機等待一周期，主機信號保持，在T7后進行第四個數(shù)據(jù)信號傳輸

AHB中的突發(fā)操作，增量突發(fā)訪問連續(xù)地址并且突發(fā)中的每次傳輸?shù)刂穬H是前一次地址的一個增量；對于回環(huán)突發(fā)，如果傳輸?shù)钠鹗嫉刂凡⑽春屯话l(fā)（x 拍）中字節(jié)總數(shù)對齊那么突發(fā)傳輸?shù)刂穼⒃谶_到邊界處回環(huán)。例如，一個四拍回環(huán)突發(fā)的字（4 字節(jié)）訪問將在 16 字節(jié)邊界回環(huán)。因此，如果傳輸?shù)钠鹗嫉刂肥?0x34，那么它將包含四個到地址 0x34、0x38、0x3C 和 0x30；突發(fā)信息通過HBURST［2:0］進行判斷：

一次突發(fā)傳輸?shù)臄?shù)據(jù)總量可以用節(jié)拍數(shù)（1/4/8/16）乘以每拍數(shù)據(jù)的字節(jié)數(shù)來計算，每拍字節(jié)數(shù)由 HSIZE［2：0］指示：

八拍回環(huán)突發(fā)傳輸時序（HSIZE=010）：

8拍4字節(jié)，32為邊界，時序圖可見0x3C后回卷至0x20

AHB傳輸方向：HWRITE為高，該信號表示一個寫傳輸并且主機將數(shù)據(jù)傳輸?shù)綄憯?shù)據(jù)總線HWDATA［31：0］。當該信號為低時將會執(zhí)行一個讀傳輸并且從機必須產(chǎn)生數(shù)據(jù)到讀數(shù)據(jù)總線HRDATA［31：0］

HPROT［3:0］信號：，提供總線訪問的附加信息并且是給那些希望執(zhí)行某種保護級別的模塊使用的，用于表示傳輸是否為一次預取指/特權模式訪問或用戶模式訪問，對于帶有存儲器管理單元的總線主機來說這些信號也表示當前訪問是帶高速緩存（cache）還是帶緩沖的（buffer）。并不是所有總線主機都能產(chǎn)生正確的保護信息，因此建議從機在沒有嚴格必要的情況下不要使用 HPROT 信號。

文章出處：【微信公眾號：FPGA之家】

責任編輯：gt