18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于nios ii嵌入式軟核處理器的嵌入式系統(tǒng)設(shè)計解決方案

電子設(shè)計 ? 來源:智慧工廠 ? 作者:孟峻嶺,柴晶晶 ? 2021-06-22 16:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1 引言

隨著internet技術(shù)的發(fā)展,在許多領(lǐng)域都引起了飛躍性的變化。嵌入式系統(tǒng)應(yīng)用領(lǐng)域中一個新的趨勢就是開始在嵌入式設(shè)備上集成網(wǎng)絡(luò)通信功能,比如網(wǎng)絡(luò)監(jiān)控、網(wǎng)絡(luò)數(shù)據(jù)采集系統(tǒng)等,以便于通過網(wǎng)絡(luò)與遠程設(shè)備進行信息的交互和增強系統(tǒng)的互連性,僅僅需要一根網(wǎng)線就可以輕輕松松完成系統(tǒng)的互連。

目前市場上的嵌入式處理器的種類很多。altera公司推出了第二代片上可編程嵌入式軟核處理器nios ii,再配上其低成本、高性價比的fpga器件,使得嵌入式系統(tǒng)的開發(fā)變得越發(fā)方便。再者由于nios ii可配置和fpga器件可編程的特點,與專用硬件相比靈活性得有很大的優(yōu)勢,從而使得fpga器件在現(xiàn)代電子設(shè)計中得到廣泛的應(yīng)用。

2 系統(tǒng)設(shè)計

2.1 nios ii簡介

nios ii嵌入式軟核處理器是altera公司推出的第二代片上可編程的軟核處理器,nios ii是可配置的,用戶可以根據(jù)自己的實際需要進行處理器的配置,以達到資源的合理使用,其性能可以超過200dmips。nios ii采用哈佛結(jié)構(gòu),具有32位指令集,32位數(shù)據(jù)通道和可配置的指令及數(shù)據(jù)緩沖,而且支持用戶自定義指令(最多256個)以擴展cpu指令集,提升系統(tǒng)的性能,為可編程片上系統(tǒng)(sopc)設(shè)計提供了一套完整的解決方案。nios ii提供了三種內(nèi)核:nios ii/f是一種高性能的內(nèi)核,速度最快但消耗的資源最多;nios ii/e是低成本內(nèi)核,速度最慢消耗的資源最少;nios ii/s是一種性能和成本折中的內(nèi)核。本設(shè)計采用的是nios ii/s內(nèi)核。

nios ii的優(yōu)勢就在于其靈活性,可以根據(jù)用戶的需求進行靈活的配置和裁剪。基于nios ii軟核的系統(tǒng)設(shè)計利用altera公司提供的系統(tǒng)設(shè)計工具sopc builder和集成開發(fā)環(huán)境niosii ide可以進行軟硬件協(xié)同設(shè)計,很大程度上縮短開發(fā)周期,在系統(tǒng)開發(fā)的任何階段要都可以很方便的對系統(tǒng)進行修改。fpga器件豐富的邏輯資源,結(jié)合nios ii強大的處理能力,將為嵌入式系統(tǒng)設(shè)計提供有效的解決方案。

2.2 系統(tǒng)設(shè)計

圖 1 系統(tǒng)模塊圖

系統(tǒng)模塊圖如圖1所示。設(shè)計采用了altera公司的cyclone ii系列芯片。在其中配置niosii軟核處理器控制外圍設(shè)備和協(xié)議棧的運行。而且添加了一個計算校驗和的用戶指令(cal_checksum)。

片上ram用作內(nèi)存運行程序;flash使用了sharp公司的lh28f160s3t-l13a,用來存儲程序和配置信息,系統(tǒng)上電后,先將程序從flash中拷貝到片上ram運行;網(wǎng)絡(luò)接口芯片使用smsc公司的10/100m以太網(wǎng)接口控制芯片lan9c111,所以在sopc builder中配置系統(tǒng)時,需要加上altera免費提供的lan9c111接口控制器,嵌入式設(shè)備通過lan9c111就可以接入以太網(wǎng),與網(wǎng)絡(luò)上的其他設(shè)備進行網(wǎng)絡(luò)通信;sdram選用micron公司的mt48lc8m16a2,用來緩存網(wǎng)絡(luò)數(shù)據(jù),其中sdram控制器使用altera免費提供的sdram控制器。

要提高系統(tǒng)的性能,一方面是提高處理器的處理能力;另一方面就是將用軟件處理比較費時間的模塊使用硬件模塊來實現(xiàn)。經(jīng)過分析發(fā)現(xiàn),在網(wǎng)絡(luò)協(xié)議棧的運行過程中,最耗費時間的是校驗和的計算,尤其是當(dāng)數(shù)據(jù)量非常大的時候。為此,專門用硬件定制了一個用戶指令校驗和計算指令(cal_checksum),對數(shù)據(jù)校驗和的計算實現(xiàn)硬件加速,作為一個指令添加到niosii系統(tǒng)中,在協(xié)議棧程序中調(diào)用來縮短計算校驗和的時間,提高處理速度,達到提升系統(tǒng)性能的目的。

2.3 校驗和計算指令(cal_chkusm)

在上面的分析中已經(jīng)提到過,在整個協(xié)議棧的處理中,最耗時間的就是數(shù)據(jù)校驗和的計算,特別是當(dāng)數(shù)據(jù)長度很大時。所以在設(shè)計中將數(shù)據(jù)校驗和的計算采用硬件模塊來實現(xiàn),作為niosii的一個用戶自定義指令,以提高校驗和計算的速度。在協(xié)議棧的移植過程中,將數(shù)據(jù)的寬度修改為16位,方便最后將16位校驗和的計算結(jié)果添加到相應(yīng)的域。

校驗和的計算需要很多個時鐘周期才能完成,所以校驗和計算指令使用了multi-cycle用戶指令結(jié)構(gòu)。multi-cycle用戶指令的端口操作有:固定長度和可變長度。因為網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)長度是不斷變化的,所以校驗和計算指令選擇可變長度操作,這也影響到端口信號的選擇。

multi-cycle用戶指令結(jié)構(gòu)的信號有:reset,clk,clk_en,start,dataa[31:0],datab[31:0],done,result[31:0]。其中除了reset,clk,clk_en三個信號外,其他信號都是可選的,要根據(jù)具體的應(yīng)用選擇。本設(shè)計中校驗和計算指令用到了start,dataa[31:0],done,result[31:0]。start信號作為數(shù)據(jù)有效信號,dataa[31:0]為數(shù)據(jù)輸入信號,當(dāng)校驗和計算完成時done信號有效,通知cpu讀取result端口上的數(shù)據(jù),因此計算校驗和指令邏輯必須確保當(dāng)done信號有效時,result端口上的數(shù)據(jù)有效。

在sopc builder中添加校驗和計算指令,然后重新產(chǎn)生系統(tǒng),再在quartusii中更新并編譯,在ide的重新編譯一次工程,系統(tǒng)庫中的“system.h”文件包含校驗和計算指令的宏定義如下:

#define alt_ci_cal_chksum_n 0x00000000

#define alt_ci_cal_chksum(a) __builtin_custom_ini(alt_ci_cal_chksum_n,(a))

用戶只需要在源文件中將計算校驗和部分使用上面的宏做相應(yīng)的替換就可以,對用戶來說這再簡單不過了,就像是調(diào)用一個子函數(shù)。由此可見,基于niosii軟核處理器開發(fā)的嵌入式系統(tǒng),具有一般嵌入式處理器不能比擬的優(yōu)勢。

3 軟件設(shè)計

協(xié)議棧使用了現(xiàn)在在嵌入式應(yīng)用領(lǐng)域已經(jīng)很成熟的uip。如果使用altera提供的lwip協(xié)議棧,那么就得考慮其在嵌入式操作系統(tǒng)上的移植,這樣無疑會增加系統(tǒng)軟件設(shè)計的復(fù)雜度和代碼量。

設(shè)計的關(guān)鍵部分是uip協(xié)議棧在nios ii上的移植。針對niosii的特點,將uip做適當(dāng)?shù)男薷?,使niosii處理器的處理能力得到充分發(fā)揮,提高系統(tǒng)的性能。uip原來是針對8位處理器的,現(xiàn)在將其修改為16位,這樣理論上處理能力就提高了一倍,系統(tǒng)的性能也就提升了一倍。

根據(jù)tcp/ip模型結(jié)構(gòu),數(shù)據(jù)鏈路層和物理層使用網(wǎng)絡(luò)接口芯片lan9c111完成;網(wǎng)絡(luò)層和傳輸層協(xié)議解析在niosii中由嵌入式tcp/ip協(xié)議棧實現(xiàn);應(yīng)用層由用戶根據(jù)需要編寫。各個模塊合起來共同完成網(wǎng)絡(luò)通信功能。

3.1 底層驅(qū)動程序的編寫

lan9c111芯片的底層驅(qū)動是由altera免費提供的,可以調(diào)用這些底層驅(qū)動來完成初始化、通信建立、監(jiān)聽等通信功能。這些底層驅(qū)動函數(shù)是已經(jīng)封裝好的,用戶不需要了解其細節(jié)就可以編寫網(wǎng)絡(luò)通信程序,但是為了進行高級的開發(fā),必須對整個程序的工作機制有一定的了解。

幾個主要的底層驅(qū)動函數(shù)來完成啟動、復(fù)位和初始化phy、以太網(wǎng)packet的收發(fā)及中斷處理函數(shù)等工作:

static void r_lan91c111_enable():用于啟動芯片工作,使能發(fā)送和接收。

int nr_lan91c111_reset():對芯片盡心復(fù)位。

static int r_lan91c111_init_phy( ):完成物理層芯片的初始化。

int nr_lan91c111_set_irq():設(shè)置芯片的中斷

上層的通信程序調(diào)用這些函數(shù)實現(xiàn)網(wǎng)絡(luò)接口的控制,通信功能的實現(xiàn)以此為基礎(chǔ)。

3.2 通信軟件的實現(xiàn)

通信軟件完成設(shè)備之間通信的主要功能,主要是uip協(xié)議棧的。傳輸層實現(xiàn)了tcp和udp,這在軟件設(shè)計時就需要做不同的考慮,不同的數(shù)據(jù)傳輸需求要求使用不同的傳輸層協(xié)議,比如,實時性要求高的傳輸應(yīng)用就要求使用無連接的udp協(xié)議;對實時性要求不高并且要保證數(shù)據(jù)傳輸?shù)目煽啃缘膽?yīng)用使用面向連接的、可靠的tcp協(xié)議可以保證傳輸?shù)目煽啃浴?/p>

程序框架如下:

main()

netif_init(); // 網(wǎng)絡(luò)接口初始化

uip_init(); // 協(xié)議棧初始化

arp_table_init(); // arp 表初始化

netconn_new() // 建立新的連接

netconn_bind() // 綁定端口號

netconn_listen() // 偵聽端口

while(1)

if (收到數(shù)據(jù)){

…… // 處理接收的數(shù)據(jù)

else if(發(fā)送數(shù)據(jù)){

…… // 發(fā)送數(shù)據(jù)

else

…… // 返回準(zhǔn)備下次處理

圖2是軟件處理流程。

圖2 通信軟件流程圖

4 結(jié)束語

采用niosii進行系統(tǒng)設(shè)計,由于sopc builder工具的強大系統(tǒng)開發(fā)功能再加上niosii ide集成開發(fā)環(huán)境,使得系統(tǒng)的設(shè)計變得簡單方便、可擴展性強,并且系統(tǒng)軟件的設(shè)計與系統(tǒng)設(shè)計同時進行,大大縮短開發(fā)周期。在該網(wǎng)絡(luò)平臺的設(shè)計中,使用了嵌入式領(lǐng)域非常成熟的uip,并且是開放源代碼的,所以對uip的移植非常的方便,只是對其進行修改以最大限度的發(fā)揮niosii處理器的特點,再加上簡單靈活的用戶自定義指令,對系統(tǒng)性能的提升起到很大作用。這個系統(tǒng)已經(jīng)在硬件上經(jīng)過了驗證,可以進行可靠、穩(wěn)定的網(wǎng)絡(luò)通信,并已經(jīng)應(yīng)用于一個要求遠程網(wǎng)絡(luò)通信功能的數(shù)據(jù)處理機系統(tǒng)。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20084

    瀏覽量

    243912
  • 嵌入式
    +關(guān)注

    關(guān)注

    5177

    文章

    20003

    瀏覽量

    325577
  • 數(shù)據(jù)采集
    +關(guān)注

    關(guān)注

    40

    文章

    7545

    瀏覽量

    119242
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Cyclone II FPGA和Nios II嵌入式處理器的優(yōu)勢

    在其業(yè)內(nèi)領(lǐng)先的低成本Cyclone TM FPGA系列和Nios嵌入式處理器成功的基礎(chǔ)上,Altera現(xiàn)在推出了第二代產(chǎn)品系列。Cycl
    發(fā)表于 07-18 07:43

    嵌入式Nios Ⅱ串口直接讀寫寄存有哪些編程方法?

    對設(shè)計進行綜合,下載到FPGA中就可以方便地實現(xiàn)一個具有高速DSP功能的嵌入式處理器。那么直接在讀寫寄存上進行嵌入式
    發(fā)表于 08-06 06:37

    怎么設(shè)計集處理器嵌入式設(shè)計平臺?

    編程接口共用或并存,可能包含部分可編程模擬電路,單芯片、低功耗。本文主要研究的是應(yīng)用嵌入式系統(tǒng)開發(fā)的軟硬件協(xié)同設(shè)計方法來實現(xiàn)一個集處理器
    發(fā)表于 03-13 07:03

    請問如何實現(xiàn)片上嵌入式Nios處理器系統(tǒng)的設(shè)計?

    片上Nios嵌入式處理器系統(tǒng)具有哪些優(yōu)勢?如何實現(xiàn)片上
    發(fā)表于 04-19 08:17

    Nios II 嵌入式處理器 7.1 的新特性

    Nios II 嵌入式處理器 7.1 的新特性
    發(fā)表于 08-04 14:40 ?4次下載

    Nios II入門起步-創(chuàng)建一個嵌入式處理器系統(tǒng)

    Nios簡單介紹: Nios II是一個用戶可配置的通用RISC嵌入式處理器。在這兒,我引用了Altera公司關(guān)于NiosII的官方介紹:
    發(fā)表于 05-26 09:11 ?87次下載
    <b class='flag-5'>Nios</b> <b class='flag-5'>II</b>入門起步-創(chuàng)建一個<b class='flag-5'>嵌入式</b><b class='flag-5'>處理器</b><b class='flag-5'>系統(tǒng)</b>

    基于Chirp函數(shù)的Nios嵌入式實現(xiàn)

    分析Chirp函數(shù)在頻域上的一般特性,提出利用FPGA的嵌入式Nios處理器嵌入式操作
    發(fā)表于 06-15 11:02 ?1458次閱讀
    基于Chirp函數(shù)的<b class='flag-5'>Nios</b> Ⅱ<b class='flag-5'>嵌入式</b>實現(xiàn)

    Nios II嵌入式設(shè)計包詳解

    電子發(fā)燒友網(wǎng)核心提示 :當(dāng)您采用Nios II 嵌入式處理器進行設(shè)計時,您所使用的將是由Altera及其合作伙伴提供的可靠的軟件開發(fā)工具和軟件組件。
    發(fā)表于 10-17 15:31 ?5741次閱讀
    <b class='flag-5'>Nios</b> <b class='flag-5'>II</b><b class='flag-5'>嵌入式</b>設(shè)計包詳解

    基于NIOS嵌入式處理器的LCD控制方法研究

    基于NIOS嵌入式處理器的LCD控制方法研究,很好的設(shè)計資料,快來學(xué)習(xí)吧。
    發(fā)表于 05-09 15:46 ?6次下載

    基于Nios II嵌入式開發(fā)模式的搭建方案  

    隨著物聯(lián)網(wǎng)技術(shù)的不斷發(fā)展,嵌入式科技得到更為廣泛的應(yīng)用,其中FPGA和嵌入式操作系統(tǒng)的組合前景良好,它們的應(yīng)用極大的改變了嵌入式開發(fā)的效率。為使得N
    發(fā)表于 10-17 10:47 ?0次下載
    基于<b class='flag-5'>Nios</b> <b class='flag-5'>II</b>的<b class='flag-5'>嵌入式</b>開發(fā)模式的搭建<b class='flag-5'>方案</b>  

    液晶顯示屏設(shè)計方案:基于Nios嵌入式處理器

    Altera公司的Nios嵌入式處理器以其成本低廉,設(shè)計靈活等特點,在嵌入式應(yīng)用領(lǐng)域得到了廣
    發(fā)表于 06-04 09:44 ?1422次閱讀
    液晶顯示屏設(shè)計<b class='flag-5'>方案</b>:基于<b class='flag-5'>Nios</b><b class='flag-5'>嵌入式</b><b class='flag-5'>軟</b><b class='flag-5'>核</b><b class='flag-5'>處理器</b>

    介紹如何用Nios II 處理器來開發(fā)FPGA嵌入式系統(tǒng)軟件

    FPGA在嵌入式設(shè)計中的應(yīng)用越來越普遍。了解怎樣采用流行的Nios? II 處理器來輕松開發(fā)
    的頭像 發(fā)表于 06-22 02:01 ?5126次閱讀

    嵌入式處理器為核心的IP復(fù)用技術(shù)應(yīng)用

    嵌入式處理器嵌入式系統(tǒng)的核心,有硬核和之分。其中,嵌入
    發(fā)表于 08-12 09:23 ?2111次閱讀
    以<b class='flag-5'>嵌入式</b><b class='flag-5'>處理器</b>為核心的IP復(fù)用技術(shù)應(yīng)用

    采用NIOS嵌入式處理器的液晶顯示屏滾屏設(shè)計方案

    Nios II系列處理器是Altera的第二代FPGA嵌入式
    的頭像 發(fā)表于 10-31 09:34 ?2969次閱讀
    采用<b class='flag-5'>NIOS</b>Ⅱ<b class='flag-5'>嵌入式</b><b class='flag-5'>處理器</b>的液晶顯示屏滾屏設(shè)計<b class='flag-5'>方案</b>

    嵌入式處理器Nios II你了解了多少

    嵌入式處理器嵌入式系統(tǒng)的核心,有硬核和之分。
    發(fā)表于 10-18 10:36 ?6944次閱讀
    <b class='flag-5'>嵌入式</b><b class='flag-5'>處理器</b><b class='flag-5'>軟</b><b class='flag-5'>核</b><b class='flag-5'>Nios</b> <b class='flag-5'>II</b>你了解了多少