18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

有什么方法可以減少Quartus II的編譯時間嗎?

電子工程師 ? 來源:獨孤瑯嬛 ? 作者:獨孤瑯嬛 ? 2021-05-18 10:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對于減少Quartus II的編譯時間的方法,可從三個角度進行考慮。

第一,從開發(fā)所使用的計算機入手,選擇合適的CPU、操作系統(tǒng)并進行合理的設置從而提高編譯速度;

第二,從Quartus II軟件入手,對編譯相關的選項進行合理設置,從而提高編譯效率;

第三,針對具體的工程,采用增量編譯的方法,合理地進行分區(qū)和設置,從而減少編譯時間。

第一種方法是網友在實際的使用過程中摸索出來的,第二種和第三種方法在Quartus II的開發(fā)手冊中都有跡可循。

下面進行具體的介紹:

一、開發(fā)所使用的計算機方面的考慮

要使用最快的CPU,編譯程序拼的就是CPU的速度,而增加RAM沒有作用。

另外,切勿使用低電壓和超低電壓的CPU,要使用標準電壓的CPU。

若使用的是Windows操作系統(tǒng),在任務管理器的進程一欄,列出了CPU當前運行的各個進程,并且給出了內存使用情況。

在任意一個進程上點擊右鍵,可以看到一個“設置優(yōu)先級”的功能。

查大部分進程的優(yōu)先級,都在“標準”狀態(tài)。通過把一個進程的優(yōu)先級設置為“高于標準”,可以給該進程分配更多的CPU資源,相應地,其運行速度也就上去了。

Quarutus II編譯過程中,通常要順序運行quartus_map、quartus_fit、quartus_asm、quartus_tan四個進程。

其中前兩個進程占用了編譯時間的95%以上。

手工修改這兩個進程的優(yōu)先級就可以保證Quartus II的編譯過程不受干擾,從而實現調整編譯速度的目的。

二、Quartus II開發(fā)工具方面的考慮

Quartus II的編譯過程包括分析綜合、布局布線、匯編、時序分析以及生成網表,編譯的過程中耗時最多的是分析綜合和布局布線,所以想提高編譯速度也應該從這點入手。

Quartus也有相關的自動增量編譯的設置,如圖1所示,

首先是可用處理器數目的設置,選擇使用所有可用的處理器,這樣可以提高整體的速度;

其次是采用Smart Compilation,即智能編譯方式,它可以完成的功能是如果設計源文件沒有改動,那Quartus II將不再進行分析綜合,而直接進入布局布線階段。

圖1

有什么方法可以減少Quartus II的編譯時間嗎?

另外,還可用通過編寫TCL腳本的方法減少Quartus II綜合時間。

使用Quartus II完成建立工程、編寫HDL文件、設置以及分配管腳等操作,然后將qsf文件中的內容復制到TCL文件中。

將上述的TCL文件和其他工程文件放入相同的文件夾,運行CMD,使用CD命令將目錄更改到設計文件的文件夾,運行命令quartus_sh -t test_top.tcl。

查看CMD窗口的報告,看是否有錯誤或警告,有則更改HDL設計文件,重新運行命令quartus_sh -t test_top.tcl即可。

還可以在TCL腳本中添加查看TimeQuest的時序報告命令,在Quartus II的幫助文件中可以查到這些命令。

但是這樣只減少了Quartus II的綜合時間,實際上使用TCL腳本建立工程、約束等比圖形化操作Quartus II更省時間。

三、增量編譯方面的考慮

增量編譯的原理是減少每次編譯里設計已經完成的部分,進而不需要再重復編譯設計者認為已經完成的工作。

具體方法為,設計者手動得將整個工程分成N個子模塊(此處指的是邏輯模塊),并設定各個模塊的狀態(tài)(已經完成了,不需要更改了,編譯時就采用上一次的結果),這樣編譯器在分析綜合的時候便可以對那些不需修改的部分直接采用上次的結果。

布局布線的時候也是一樣的,如果該子模塊不需要更改了就采用上次的結果,如需更改再重新進行布局布線,只不過布局布線的過程要相比分析綜合復雜一些。

而上面提到的將整個工程手動分成N個模塊,我們就要用到Quartus II提供的兩個高級工具——Design Partitions和LogicLock Regions。

增量編譯技術的另一主要優(yōu)點是保持性能不變。通過只對設計中的特定分區(qū)進行編譯,其他分區(qū)的時序性能保持不變。

漸進式流程適用的設計環(huán)境:當改變源文件時,縮短編譯時間;在加入其他邏輯前,優(yōu)化設計部分結果;采用在系統(tǒng)邏輯分析器進行漸進式調試;實現基于團隊的設計環(huán)境和自下而上的設計流程。

增量編譯流程要比固定式編譯需要進行更多的前端規(guī)劃。

例如,必須構造源代碼或者設計層次以保證邏輯能夠正確分組,進行優(yōu)化。

比起在設計后期重新構造代碼,更容易在設計早期實現正確的邏輯分組。

設計分區(qū)后,設計人員需要將每個分區(qū)分配到器件中的某個物理位置,以建立設計平面規(guī)劃。

不好的分區(qū)或者平面規(guī)劃分配會劣化設計面積利用率和性能,很難達到時序逼近。

和固定式編譯相比,增量編譯通常需要設計人員嚴格按照良好的設計習慣進行設計。

規(guī)劃設計時,設計人員應記住每個分區(qū)的大小和范圍,隨著設計的發(fā)展,知道設計的不同部分會怎樣變化。

經常變化的邏輯應和設計中的固定部分分開。

設計層次應該和一個分區(qū)中的關鍵時序邏輯分開,最好和寄存端口邊界分開,這樣,軟件能夠高效的優(yōu)化每個獨立分區(qū)。

為進行增量編譯需要在Hierarchy tab of the Project Navigator中對Design partitions進行定義,在定義之前需要運行Analysis & Elaboration生成design hierarchy,定義之后會在實體名字上面出現一個 標志,如圖2所示。

有什么方法可以減少Quartus II的編譯時間嗎?

通過設置可使Design partitions在增量編譯的過程中被保留或重新編譯。

使用漸進式編譯時,設計層次被映射到設計分區(qū)中,在編譯過程中單獨處理它,以實現漸進式編譯功能。

設計中的每個實體或者實例不會被自動考慮為設計分區(qū);設計人員必須將頂層以下的一個或者多個設計層次指定為漸進式編譯設計分區(qū)。

當分區(qū)被聲明后,該分區(qū)中的每個層次成為同一分區(qū)的組成部分。

當為已有分區(qū)中的層次建立新分區(qū)時,新的低層分區(qū)中的邏輯不再是上層分區(qū)的組成部分。

有什么方法可以減少Quartus II的編譯時間嗎?

圖3 所示是一個設計層次實例,其中,實例B 和F 被指定為設計分區(qū)。

分區(qū)B 包括子實例D 和E。

“頂層”默認分區(qū)含有頂層模塊A 以及實例C,原因是它沒有被分配到任何其他分區(qū)中。

責任編輯:lq6

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20084

    瀏覽量

    243893
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11192

    瀏覽量

    221872
  • 操作系統(tǒng)

    關注

    37

    文章

    7267

    瀏覽量

    128167
  • QUARTUS II
    +關注

    關注

    0

    文章

    52

    瀏覽量

    30663

原文標題:如何減少Quartus II的編譯時間

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Quartus Prime Pro 25.1版本的安裝和使用

    如果用戶開發(fā)板是基于Agilex 3、Agilex 5等高階器件,則需要安裝高版本的Quartus軟件比如Quartus Prime Pro 25.1版本,這個版本在安裝包和license獲?。赓M)等方面跟以往的Quartus
    的頭像 發(fā)表于 10-07 13:06 ?1672次閱讀
    <b class='flag-5'>Quartus</b> Prime Pro 25.1版本的安裝和使用

    哪些具體的方法可以減少電能質量監(jiān)測裝置的數據偏差?

    LZ-300C電能質量在線監(jiān)測裝置 減少電能質量監(jiān)測裝置的數據偏差,需從硬件設計、校準溯源、環(huán)境控制、算法優(yōu)化、安裝維護等多環(huán)節(jié)入手,結合新能源并網場景的特殊性(如強電磁干擾、諧波豐富、波動頻繁
    的頭像 發(fā)表于 08-21 09:33 ?346次閱讀
    <b class='flag-5'>有</b>哪些具體的<b class='flag-5'>方法</b><b class='flag-5'>可以</b><b class='flag-5'>減少</b>電能質量監(jiān)測裝置的數據偏差?

    賽思電子為智能電網提供時間同步的方法哪些?

    在智能電網中,確保電網設備的協(xié)同運行和數據準確性非常重要,因此精確的時間同步至關重要。幾種方法和技術可用于為智能電網提供精確的時間同步。首先是使用GPS同步。通過使用GPS接收器,智
    的頭像 發(fā)表于 08-14 13:46 ?1184次閱讀
    賽思電子為智能電網提供<b class='flag-5'>時間</b>同步的<b class='flag-5'>方法</b><b class='flag-5'>有</b>哪些?

    Quartus工具使用指南

    電子發(fā)燒友網站提供《Quartus工具使用指南.pdf》資料免費下載
    發(fā)表于 07-15 16:34 ?1次下載

    Quartus II原理圖輸入法教程

    電子發(fā)燒友網站提供《Quartus II原理圖輸入法教程.ppt》資料免費下載
    發(fā)表于 06-18 17:58 ?0次下載

    cypress3014在頭文件修改編譯后,時間不變,這樣頭文件的程序被執(zhí)行嗎?

    你好,請問我在頭文件修改編譯后,時間不變,這樣頭文件的程序被執(zhí)行嗎,怎么解決這個問題
    發(fā)表于 05-14 06:50

    如何減少dsp啟動時間?

    如何減少dsp啟動時間?之前圖中Boot code(-bcode)設置為0x1時,DSP啟動時間大概為9秒。設置為0x2后,DSP的啟動時間大概為1秒。對于Boot code(-bco
    發(fā)表于 04-15 06:14

    請問MPC5748G如何減少啟動時間?

    我正在使用 MCP5748G。通電后大約需要 100 多毫秒才能正常工作。 正常啟動時間是多少毫秒?如何減少啟動時間?
    發(fā)表于 04-10 07:31

    在SPI通信中啟動SCLK之前如何減少CS低電平時間

    ,如捕獲的圖像所示。 在 SCLK 開始之前,我可以采取哪些步驟來減少 CS 低電平時間?什么指導或建議嗎?
    發(fā)表于 03-24 07:33

    減少PCB寄生電容的方法

    電子系統(tǒng)中的噪聲多種形式。無論是從外部來源接收到的,還是在PCB布局的不同區(qū)域之間傳遞,噪聲都可以通過兩種方法無意中接收:寄生電容和寄生電感。寄生電感相對容易理解和診斷,無論是從串擾的角度還是從板上不同部分之間看似隨機噪聲的耦
    的頭像 發(fā)表于 03-17 11:31 ?1973次閱讀
    <b class='flag-5'>減少</b>PCB寄生電容的<b class='flag-5'>方法</b>

    OpenHarmony-5.0.0的RK3588始終編譯不過去,大佬開源方案可以參考一下嗎?

    目前把openHarmony的5.1版本的RK3588編譯過去了 但是openHarmony-5.0.0的RK3588始終編譯不過去,大佬開源方案
    發(fā)表于 01-13 16:04

    Triton編譯器功能介紹 Triton編譯器使用教程

    。以下是 Triton 編譯器的一些功能介紹和使用教程。 Triton 編譯器功能介紹 多語言支持 :Triton 支持多種編程語言,使得開發(fā)者可以在同一個編譯器框架下處理不同的語言。
    的頭像 發(fā)表于 12-24 17:23 ?2347次閱讀

    英特爾Quartus Prime Pro 24.3版本的全新亮點

    Quartus Prime Pro 24.3 版具有諸多強大特性和增強功能,可助力FPGA開發(fā)人員加快編譯速度、提高設計效率以及縮短產品上市時間。令人振奮的是,在此次版本中,我們推出了對Agilex
    的頭像 發(fā)表于 12-13 10:28 ?1977次閱讀

    時間繼電器的調節(jié)方法 時間繼電器與普通繼電器的區(qū)別

    時間繼電器的調節(jié)方法 時間繼電器是一種能夠按照預定時間進行操作的電氣裝置,其調節(jié)方法因類型不同而有所差異。以下是針對電磁式
    的頭像 發(fā)表于 12-09 10:29 ?6336次閱讀

    分享關于編譯器的科普

    ? Clang和GCC的主要區(qū)別如下所示: Clang比GCC編譯用的時間更短,包括預處理、語法分析、解析、語義分析、抽象語法樹生成的時間。 Clang比GCC的內存占用更小。 Clang生成的中間
    的頭像 發(fā)表于 12-09 09:49 ?830次閱讀