18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)

FPGA之家 ? 來源:Bug記錄 ? 作者:Bug記錄 ? 2021-03-22 10:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案,發(fā)表之后經(jīng)過一年多操作上也有些許改進(jìn),所以寫這篇文章補(bǔ)充下。

在仿真Vivado IP核時(shí)分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。

對于沒有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’選項(xiàng),并給出庫文件路徑。這些庫文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安裝路徑,進(jìn)入對應(yīng)的版本號(hào),比如2019.2,進(jìn)入后找到data文件夾依次往下尋找。找到后可以把這些庫文件復(fù)制到虛擬機(jī),每個(gè)文件夾的庫文件包含的內(nèi)容不同,然后如下圖:

即可加入對應(yīng)的庫文件夾。IP核仿真結(jié)束。

對于使用了SECURE IP核仿真的情況,除了要包含上面的這些庫文件外,還要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夾,在$VIVADO_INSTALLER_PATHdatasecureip,將里面的文件復(fù)制到虛擬機(jī)。每個(gè)文件夾包含的功能不同。

之前的文章講接下來的操作如下:

操作上還是太復(fù)雜,這里簡化操作如下。首先,VCS在仿真SECURE IP里面的VP文件時(shí),需要加上一句“+verilog2001ext+.vp”,這句話的意思是將VP文件以verilog2001標(biāo)準(zhǔn)執(zhí)行。出處在:

這是一份日語版本的UG900(參考資料2),但是在最新的UG900 英文版里(參考資料3),并沒有這相關(guān)的內(nèi)容;我的猜測是Xilinx不推薦獨(dú)立仿真的方式,更加主推Vivado和VCS聯(lián)合仿真,或者使用“export_simulation”等TCL語句將仿真庫編譯好直接使用的方式。

此外,也不需要我們修改SECURE IP文件夾的vcs_secureip_cell.list.f里面的路徑,在makefile文件里使用如下方法:

使用export命令定義XILINX_VIVADO的路徑,這樣vcs_secureip_cell.list.f會(huì)根據(jù)這個(gè)路徑去查找對應(yīng)的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更換了加密密鑰,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,還有網(wǎng)友提出問題,VIVADO項(xiàng)目(source)IP核文件夾里,哪些東西是對仿真有用的?

首先,IP核文件夾里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,這個(gè)文件是沒有用的,它只有對IP的端口定義;其次,進(jìn)行功能仿真時(shí),可以選擇$IP_NAME_sim_netlist.v,這個(gè)文件注釋專門寫著是為功能仿真準(zhǔn)備的,推薦使用這類文件;最后,也可以使用$IP_NAME.v,這個(gè)文件大多數(shù)情況也可以用來仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v時(shí),只能選擇一個(gè)文件加入仿真,否則會(huì)出現(xiàn)redefine的報(bào)錯(cuò)。因?yàn)镮P核文件夾里面可能存在多個(gè)verilog文件,推薦刪去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一個(gè),然后在VCS命令里將文件夾的verilog都包含進(jìn)來。

可能有人就會(huì)問,既然項(xiàng)目里的IP文件夾包含了verilog文件,為什么還要加入那些庫;這些庫大部分是作為基礎(chǔ)庫存在,供各類IP核調(diào)用,是它們的相同部分,而項(xiàng)目里的IP文件夾是它們之間不同的部分。

對于IP核文件只有VHDL的情況請看參考資料4。

原文標(biāo)題:VCS獨(dú)立仿真Vivado IP核的問題補(bǔ)充

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1840

    瀏覽量

    154569
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    80

    瀏覽量

    10210

原文標(biāo)題:VCS獨(dú)立仿真Vivado IP核的問題補(bǔ)充

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    VCS安裝教程及常見問題和解決辦法

    、簡要介紹 在對蜂鳥E203處理器進(jìn)行運(yùn)行系統(tǒng)級(jí)仿真測試時(shí),可以利用VCS編譯型仿真工具來對運(yùn)行E203的模擬測試。本文即介紹在Li
    發(fā)表于 10-27 07:58

    芯來e203移植開發(fā)分享(二)——仿真文件簡述與itcm固化程序

    主要有兩個(gè)方法: 1、將itcm中的ram替換為vivado的bram ip,通過ip核配置時(shí),加載.verilog文件。 2、在/rtl
    發(fā)表于 10-27 06:04

    vcsvivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivadoip。但是vivado仿真比較慢,
    發(fā)表于 10-24 07:28

    vivado上基于二進(jìn)制碼對指令運(yùn)行狀態(tài)進(jìn)行判斷

    在擴(kuò)展指令時(shí)我們常常需要一些手段來幫助我們判斷指令是否能夠成功運(yùn)行、運(yùn)行狀態(tài)是否正確。方面,我們可以通過模擬器來實(shí)現(xiàn),另方面,在沒有模擬器的情況下,我們可以通過將所擴(kuò)展指令的二進(jìn)制代碼導(dǎo)入
    發(fā)表于 10-24 06:31

    如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標(biāo)題所示,我們分享如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時(shí)鐘和
    發(fā)表于 10-21 11:08

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?887次閱讀
    <b class='flag-5'>vivado</b><b class='flag-5'>仿真</b>時(shí)GSR信號(hào)的影響

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,調(diào)用turbo編碼器生成編碼數(shù)據(jù),將
    發(fā)表于 06-23 17:39

    使用RTD5.0.0的s32k312,C40_Ip擦除pflash存在一些問題求解決

    我正在使用 RTD5.0.0 的 s32k312,C40_Ip擦除 pflash 存在一些問題: Erase block0(0x420000-0x500000) failed
    發(fā)表于 04-11 06:53

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同
    的頭像 發(fā)表于 03-01 14:44 ?2409次閱讀
    <b class='flag-5'>Vivado</b> FIR <b class='flag-5'>IP</b>核實(shí)現(xiàn)

    獨(dú)立服務(wù)器和云服務(wù)器哪個(gè)快一些?

    獨(dú)立服務(wù)器和云服務(wù)器哪個(gè)快一些?在數(shù)字服務(wù)部署中,獨(dú)立服務(wù)器與云服務(wù)器的速度差異并非絕對,需結(jié)合資源配置與應(yīng)用場景綜合判斷。以下是UU云對獨(dú)立服務(wù)器和云服務(wù)器的核心維度對比分析:
    的頭像 發(fā)表于 02-05 10:08 ?686次閱讀

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯<b class='flag-5'>仿真</b>

    分享一些常見的電路

    理解模電和數(shù)電的電路原理對于初學(xué)者來說可能比較困難,但通過一些生動(dòng)的教學(xué)方法和資源,可以有效地提高學(xué)習(xí)興趣和理解能力。 下面整理了一些常見的電路,以動(dòng)態(tài)圖形的方式展示。 整流電路 單相橋式整流
    的頭像 發(fā)表于 11-13 09:28 ?1081次閱讀
    分享<b class='flag-5'>一些</b>常見的電路

    vivado導(dǎo)入舊版本的項(xiàng)目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項(xiàng)目的時(shí)候,IP被鎖,無法解開,請問該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項(xiàng)目使用版本:vivado
    發(fā)表于 11-08 21:29

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?4876次閱讀
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第IP
    的頭像 發(fā)表于 10-30 17:39 ?1210次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>