18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis的使用教程

電子設(shè)計(jì) ? 來源:IC學(xué)習(xí)者 ? 作者:IC學(xué)習(xí)者 ? 2022-07-25 18:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在學(xué)習(xí)ZYNQ嵌入式開發(fā)的過程中,正點(diǎn)原子的教程是采用SDK,而我下載的vivado2020.1已經(jīng)變成了vitis,所以寫一這篇博客,方便后續(xù)查閱。

找到vitis
vivado->tools->launch vitis ide

pIYBAGAKRmuAPYuaAAC7xXV6UIQ457.png

如果打開失敗,說明沒有安裝vitis,先進(jìn)行安裝

安裝vitis
vivado->help->Add Design Tools or Devices…

o4YBAGAKRqqAUoshAACN27nz8hY767.png

退出殺軟來加速安裝,下一步,登錄,

o4YBAGAKRuiAFRuMAABFAxyZecw400.png

建議點(diǎn)擊preference,關(guān)閉optimize disk usage,否則安裝結(jié)束后可能會(huì)卡在optimize disk usage上。有人優(yōu)化了一晚上沒結(jié)束,不得已重裝。我晚上打開安裝程序,第二天發(fā)現(xiàn)電腦已經(jīng)睡眠了,程序卡在optimize disk usage上,等了半上午,快失去耐心得時(shí)候安裝完成了。

pIYBAGAKRyeABj86AABrCdeXUHo986.png

pIYBAGAKR2WAVWCEAADaQF-0tjI110.png

我已經(jīng)安裝完成了,所以是灰色狀態(tài)。

創(chuàng)建platform工程
vivado->tools->launch vitis ide

選擇工作路徑

pIYBAGAKR7aAC6wYAABuSs1FsJo920.png

先創(chuàng)建一個(gè) platform project,填寫工程名

o4YBAGAKR_SAI8hgAADO_mgfFTw764.png

選擇xsa文件路徑

pIYBAGAKSDOAeaoZAADMGLf2COQ955.png

創(chuàng)建application工程
新建一個(gè)應(yīng)用工程

pIYBAGAKSHmASDaOAALHAEaqtFY100.png

選擇剛剛創(chuàng)建的平臺(tái)

o4YBAGAKSL-APU53AAErWI1I-cc020.png

填寫應(yīng)用工程名

o4YBAGAKSQaAFUyzAADw7pivg1E891.png

默認(rèn)、

pIYBAGAKSXeACPidAAC-VJnlQUM467.png

選擇空白C工程

o4YBAGAKSeWALOKpAADnfrEDK-4305.png

結(jié)束工程創(chuàng)建

o4YBAGAKSiWAejD2AAKFaU31P5g286.png

找例程
explorer->platform工程名->platform.spr->board support package
board support package點(diǎn)擊一次顯示

pIYBAGAKSmeASRGuAAK055P66C4625.png

board support package再點(diǎn)擊一次,并拖動(dòng)滾動(dòng)條找到GPIO部分

o4YBAGAKSriANFswAAHDpJsVcDQ722.png

可以查看文檔documentation,也可以加載例程
點(diǎn)擊 Documentation 將在瀏覽器窗口打開 GPIO 的 API 文檔,里面有關(guān)于 GPIO 的詳細(xì)信息

o4YBAGAKSvuARu93AAIVGT5f9GA146.png

點(diǎn)擊 Import Examples,會(huì)彈出下圖所示的導(dǎo)入示例界面

o4YBAGAKS22AciRsAACbFDHZzE4838.png

這兩個(gè)示例的介紹可以在剛才打開的 API 文檔中看到。
xgpiops_intr_example.c 包含有關(guān)如何直接使用 XGpiops 驅(qū)動(dòng)程序的示例。此示例顯示了中斷模式下驅(qū)動(dòng)程序的用法,并使用 GPIO 的中斷功能檢測按鈕事件,根據(jù)輸入控制 LED 輸出。
xgpiops_polled_example.c同樣包含有關(guān)如何直接使用 XGpiops 驅(qū)動(dòng)程序的示例。此示例提供了用于讀取/寫入各個(gè)引腳的 API 的用法。
選擇 xgpiops_polled_example 示例

在 Project Explorer 中,新增了 pio_mio_bsp_xgpiops_polled_example_1 目錄,我們打開其 src 目錄下的 xgpiops_polled_example.c 文件。

pIYBAGAKS-CAWvJlAANaAyQQYl0058.png

代碼沒看懂,先放放,刪了,寫其他的吧。

o4YBAGAKTDGALWeUAANoX9OEL30144.png

刪除應(yīng)用工程,連本地文件一起刪除

之前寫了一半,但是突然有感覺了,就只顧著寫代碼了,教程沒有寫完。第二天接著前面的進(jìn)度寫了,工程名不太一樣,但過程都是一樣的。

編寫源碼
src右鍵,新建文件

o4YBAGAKTHCAYYgWAACWtEG4Nss381.png

文件名main.c

pIYBAGAKTLCAE1VlAACllC_F6ek204.png

寫代碼,我直接粘貼現(xiàn)成的代碼了

o4YBAGAKTPCATrovAAIz7Ybtkfk188.png

編譯工程,點(diǎn)擊一下應(yīng)用工程名
再點(diǎn)擊Project->build project

pIYBAGAKTTmAXx2tAADAomIDjRI262.png

等右下角進(jìn)度條跑完,build finished

pIYBAGAKTXiAfqZCAADy5-Q926U224.png

下載程序
如果使用到了PL資源,需要加載比特流,反之不用。
因?yàn)楸敬螌?shí)驗(yàn)使用了 PL 內(nèi)的資源,因此我們在下載軟件編譯生成的 elf 文件之前,需要先下載硬件設(shè)計(jì)過程中生成的 bitstream 文件,對 PL 部分進(jìn)行配置。
點(diǎn)擊“ Xilinx-> Program FPGA

pIYBAGAKTbaAQShpAADasHih7Qw206.png

點(diǎn)擊右下角的“Program”

一段進(jìn)度條過去了

配置 PL 完成后, 接下來我們要下載軟件程序。在應(yīng)用工程 上右擊,選擇“Run As->launch hardware

一段進(jìn)度條過去了

程序就已經(jīng)運(yùn)行了,可以從串口的打印結(jié)果上看到。

pIYBAGAKTfSAaKNKAABi-05q_qE398.png

沒了

插入一下,串口界面可以在windows->show view
搜索terminal

pIYBAGAKTjSAcBHjAABeU7VjwP0088.png

單機(jī)右上角+連接相應(yīng)串口

pIYBAGAKTnmACwn4AAB1AnKU_Ic900.png

參考文獻(xiàn)

正點(diǎn)原子ZYNQ嵌入式開發(fā)

Xilinx vitis學(xué)習(xí)教程:ZYNQ之Hello world(1)

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 教程
    +關(guān)注

    關(guān)注

    25

    文章

    265

    瀏覽量

    54805
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    152

    瀏覽量

    8226
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    隨著 AMD Vitis 統(tǒng)一軟件平臺(tái) 2021.2 的發(fā)布,Vitis 引入了一個(gè) Tcl 腳本,用于在應(yīng)用程序運(yùn)行的特定時(shí)間點(diǎn)協(xié)助查找棧和堆的內(nèi)存使用情況。該腳本已延續(xù)到后續(xù)的 Vitis 版本
    的頭像 發(fā)表于 10-24 16:54 ?402次閱讀
    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    如何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請參閱開發(fā)者分享|在 AMD Versal 自適應(yīng) SoC 上使用簡單的 QEMU + 協(xié)同仿真示例。
    的頭像 發(fā)表于 08-06 17:24 ?1322次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    軟件調(diào)試器參考指南

    AMD Vitis IDE 是有助于開發(fā)新處理器架構(gòu)的圖形開發(fā)環(huán)境。它通過邏輯向?qū)Ш喕顺S煤瘮?shù),初學(xué)者也能輕松使用。但這些工具須支持腳本編制,即,這些工具可修改也可擴(kuò)展,從而提供靈活性。如需開發(fā)
    的頭像 發(fā)表于 07-11 14:24 ?680次閱讀

    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?978次閱讀
    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1116次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?1698次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?1096次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    正點(diǎn)原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    USB2.0 Host接口和RGB LCD接口等外設(shè)。開發(fā)板提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis開發(fā)、Linux系統(tǒng)開發(fā)和PCle開發(fā)! 一、資料下載 正點(diǎn)原子Z15I
    發(fā)表于 05-30 16:59

    正點(diǎn)原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍(lán)牙等接口,資料豐富!

    接口等外設(shè)。開發(fā)板提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis開發(fā)、Linux系統(tǒng)開發(fā)和Qt開發(fā)! 一、資料下載 正點(diǎn)原子Z20 ZYNQ開發(fā)板/核心板:http
    發(fā)表于 05-30 16:55

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    由于篇幅有限,本文僅選取部分內(nèi)容進(jìn)行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計(jì)技術(shù),用于開發(fā)以 AMD 器件(例如,AMD Versal 自適應(yīng) SoC 器件、AMD
    的頭像 發(fā)表于 01-08 09:33 ?1992次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1418次閱讀

    助力AIoT應(yīng)用:在米爾FPGA開發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    Darknet 上訓(xùn)練的截圖 四、 通過 Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署到 FPGA,需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬件級描述。使用 Xilinx 的 Vitis HLS(高級綜合)可以將
    發(fā)表于 12-06 17:18

    利用P4與Vivado工具簡化數(shù)據(jù)包處理設(shè)計(jì)

    AMD Vitis Networking P4 工具 ( VNP4 ) 是一種高級設(shè)計(jì)環(huán)境,針對 FPGA 和自適應(yīng) SoC 的包處理數(shù)據(jù)平面,可實(shí)現(xiàn)簡化設(shè)計(jì)的效果。它能夠?qū)⒂?P4 編寫的設(shè)計(jì)轉(zhuǎn)換
    的頭像 發(fā)表于 12-04 09:55 ?954次閱讀
    利用P4與Vivado工具簡化數(shù)據(jù)包處理設(shè)計(jì)

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?1021次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?1253次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置