18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中封裝加速平臺(tái)?

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-26 10:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這是《創(chuàng)建 Vitis 加速平臺(tái)》系列的第 3 篇博文。在前文中,我們講解了如何創(chuàng)建硬件和軟件工程。在本文中,我們將講解如何在 Vitis 中將所有這些工程封裝在一起。

在 Vitis 中加速軟件功能(創(chuàng)建內(nèi)核)即表示創(chuàng)建硬件 IP 核,并使用由此產(chǎn)生的基礎(chǔ)架構(gòu)將此功能連接到現(xiàn)有平臺(tái)。

為此,Vitis 需要重構(gòu)平臺(tái)。Vitis 使用 XSA 來(lái)重構(gòu) Vivado 工程。隨后,它將追加經(jīng)過(guò)更新的硬件,并重新創(chuàng)建 Vivado 工程。

其它所有一切都保持不變,當(dāng)然比特流和生成的內(nèi)核應(yīng)用除外。因此,啟動(dòng)鏡像不能保持不變。而是由我們提供 BIF 文件,并在其中包含鏡像占位符用于在 Vitis 中創(chuàng)建這些鏡像。

此外,為了能夠執(zhí)行內(nèi)核,我們需要為目標(biāo)硬件執(zhí)行交叉編譯。此處使用的是 PetaLinux 中創(chuàng)建的 sysroot。

準(zhǔn)備鏡像

為了便于使用,我在此對(duì)平臺(tái)文件進(jìn)行了組織,但這并非必要步驟。重要的是,請(qǐng)牢記創(chuàng)建 BIF 文件時(shí)的啟動(dòng)鏡像位置,因?yàn)槲覀兪褂玫氖钦嘉环?/p>

mkdir -p sw_comp/src/a53/xrt/image mkdir sw_comp/src/boot

將 image.ub、boot.scr 和 rootfs.cpio.gz 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/a53/xrt/image

將 bl31.elf、uboot.elf、zynqmp_fsbl(已重命名為 fsbl.elf)和 pmufw.elf 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/boot

創(chuàng)建 BIF

BIF 文件在 bootgen 中用于創(chuàng)建 SD 啟動(dòng)鏡像。

其中包括 BOOT.BIN 文件中所有分區(qū)的位置。以下提供了一個(gè)模板。

此處請(qǐng)務(wù)必注意,我們只提供占位符文件名,而不提供實(shí)際文件名。工具將添加指向這些文件的路徑。因此,我建議將所有這些文件保存在相同啟動(dòng)文件夾內(nèi)。zcu104_base 將用作為平臺(tái)名稱(chēng)。

the_ROM_image: { [fsbl_config] a53_x64 [bootloader] [pmufw_image] [destination_device=pl] [destination_cpu=a53-0, exception_level=el-3, trustzone] [destination_cpu=a53-0, exception_level=el-2] }

將 linux.bif 復(fù)制到 sw_comp/src/boot

創(chuàng)建 init.sh 腳本

啟動(dòng)時(shí)將運(yùn)行此腳本以進(jìn)行 XRT 設(shè)置,并將平臺(tái)名稱(chēng)傳遞到 ZOCL。

將 init.sh 復(fù)制到 sw_comp/src/a53/xrt/image

cp ./platform_desc.txt /etc/xocl.txt export XILINX_XRT=/usr

將 init.sh 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 platform_desc.txt

這樣即可將平臺(tái)名稱(chēng)傳遞到 XRT。此處名稱(chēng)應(yīng)與 Vivado 中提供的平臺(tái)名稱(chēng)匹配:

zcu104_base

將 platform_desc.txt 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 QEMU 文件

Vitis IDE 支持軟件仿真和硬件仿真。QEMU 即可用于執(zhí)行此操作。但我們需要傳遞 QEMU 機(jī)器詳細(xì)信息。

針對(duì) PMU,需使用 pmu_args.txt 執(zhí)行此操作

-M microblaze-fdt -device loader,file= -machine-path . -display none

將 pmu_args.txt 復(fù)制到 sw_comp/src/boot

此外還需要通過(guò) qemu_args.txt 傳遞 PSU 機(jī)器詳細(xì)信息:

-M arm-generic-fdt -serial mon:stdio -global xlnx,zynqmp-boot.cpu-num=0 -global xlnx,zynqmp-boot.use-pmufw=true -net nic -net nic -net nic -net nic -net user -m 4G -device loader,file=,cpu-num=0 -device loader,file= -boot mode=5

將 qemu_args.txt 復(fù)制到

sw_comp/src/boot

在 Vitis 中封裝平臺(tái)

啟動(dòng) Vitis 并選擇“創(chuàng)建平臺(tái)工程 (Create Platform Project)”:

fab24f46-46d4-11eb-8b86-12bb97331649.png

使用 BIF 中所提供的名稱(chēng):

faec928c-46d4-11eb-8b86-12bb97331649.png

選擇“根據(jù)硬件規(guī)范 (XSA) 創(chuàng)建 (Create from hardware specification (XSA))”:

fb260ec2-46d4-11eb-8b86-12bb97331649.png

針對(duì)操作系統(tǒng)選擇 Linux,然后取消勾選“生成啟動(dòng)組件 (generate boot components)”,因?yàn)樵?PetaLinux 中已創(chuàng)建這些組件:

fb8db3d8-46d4-11eb-8b86-12bb97331649.png

注:此處警告信息僅用于聲明需添加 sysroot。

填入上一篇博文中創(chuàng)建的軟件鏡像:

fd45b57c-46d4-11eb-8b86-12bb97331649.png

然后執(zhí)行構(gòu)建:

完成此操作后,平臺(tái)將置于 exportzcu104_base.... 至此大功告成。

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺(tái)第 3 部分:在 Vitis 中封裝加速平臺(tái)

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9023

    瀏覽量

    147478
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    152

    瀏覽量

    8226

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺(tái)第 3 部分:在 Vitis 中封裝加速平臺(tái)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    隨著 AMD Vitis 統(tǒng)一軟件平臺(tái) 2021.2 的發(fā)布,Vitis 引入了一個(gè) Tcl 腳本,用于在應(yīng)用程序運(yùn)行的特定時(shí)間點(diǎn)協(xié)助查找棧和堆的內(nèi)存使用情況。該腳本已延續(xù)到后續(xù)的 Vitis
    的頭像 發(fā)表于 10-24 16:54 ?402次閱讀
    如<b class='flag-5'>何在</b>應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    集成電路制造中封裝失效的機(jī)理和分類(lèi)

    隨著封裝技術(shù)向小型化、薄型化、輕量化演進(jìn),封裝缺陷對(duì)可靠性的影響愈發(fā)凸顯,為提升封裝質(zhì)量需深入探究失效機(jī)理與分析方法。
    的頭像 發(fā)表于 09-22 10:52 ?368次閱讀
    集成電路制造<b class='flag-5'>中封裝</b>失效的機(jī)理和分類(lèi)

    何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請(qǐng)參閱開(kāi)發(fā)者分享|在 AMD Versal 自適應(yīng) SoC 上使用簡(jiǎn)單的 QEMU + 協(xié)同仿真示
    的頭像 發(fā)表于 08-06 17:24 ?1321次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

    最近我們分享了開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開(kāi)發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?978次閱讀
    如<b class='flag-5'>何在</b>Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1116次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫(xiě),但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?1697次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?1096次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    何在基于Arm Neoverse平臺(tái)的CPU上構(gòu)建分布式Kubernetes集群

    在本文中,我們將以 X(原 Twitter)為例,演示如何在基于 Arm Neoverse 平臺(tái)的 CPU 上構(gòu)建分布式 Kubernetes 集群,以根據(jù)推文實(shí)時(shí)監(jiān)控情緒變化。如此一來(lái),你可以充分利用 Arm Neoverse 平臺(tái)
    的頭像 發(fā)表于 03-25 15:58 ?541次閱讀
    如<b class='flag-5'>何在</b>基于Arm Neoverse<b class='flag-5'>平臺(tái)</b>的CPU上構(gòu)建分布式Kubernetes集群

    GPU加速計(jì)算平臺(tái)的優(yōu)勢(shì)

    傳統(tǒng)的CPU雖然在日常計(jì)算任務(wù)中表現(xiàn)出色,但在面對(duì)大規(guī)模并行計(jì)算需求時(shí),其性能往往捉襟見(jiàn)肘。而GPU加速計(jì)算平臺(tái)憑借其獨(dú)特的優(yōu)勢(shì),吸引了行業(yè)內(nèi)人士的廣泛關(guān)注和應(yīng)用。下面,AI部落小編為大家分享GPU加速計(jì)算
    的頭像 發(fā)表于 02-23 16:16 ?643次閱讀

    國(guó)家超算平臺(tái)推出AI生態(tài)加速計(jì)劃

    昨日,國(guó)家超算互聯(lián)網(wǎng)平臺(tái)正式推出了旨在促進(jìn)AI生態(tài)發(fā)展的新舉措——“AI生態(tài)伙伴加速計(jì)劃”。該計(jì)劃旨在通過(guò)提供一系列激勵(lì)措施,加速AI技術(shù)的創(chuàng)新與應(yīng)用。 作為計(jì)劃的核心內(nèi)容之一,國(guó)家超算互聯(lián)網(wǎng)
    的頭像 發(fā)表于 02-14 09:16 ?634次閱讀

    NVIDIA發(fā)布Cosmos平臺(tái),加速物理AI開(kāi)發(fā)

    NVIDIA近日宣布了一項(xiàng)重大創(chuàng)新——推出NVIDIA Cosmos?平臺(tái)。該平臺(tái)集成了先進(jìn)的生成式世界基礎(chǔ)模型、高級(jí)tokenizer、護(hù)欄以及加速視頻處理管線,旨在推動(dòng)自動(dòng)駕駛汽車(chē)(AV
    的頭像 發(fā)表于 01-13 11:06 ?994次閱讀

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶(hù)指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫(kù)和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?1992次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶(hù)指南

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1418次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?1020次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見(jiàn)的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?1253次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置