我們不時(shí)聽(tīng)到客戶(hù)提出一個(gè)很好的問(wèn)題。將去耦電容器放置在目標(biāo)IC附近是否重要？一般的經(jīng)驗(yàn)法則是這樣說(shuō)的，每個(gè)PCB設(shè)計(jì)者都知道這一點(diǎn)，甚至經(jīng)驗(yàn)不足。

但是，在現(xiàn)實(shí)生活中的布線(xiàn)實(shí)踐中，通常很難在機(jī)械限制和電氣需求之間找到可接受的折衷方案。特別是如果我們不講幾個(gè)簡(jiǎn)單的片狀電容器或一個(gè)低功率軌。如果是帶有50-100個(gè)去耦電容器的BGA封裝的FPGA或PHY怎么辦？

不久前，我們的工程師正在處理一個(gè)復(fù)雜的PCB項(xiàng)目，其中除其他外，還提出了這樣一個(gè)意想不到的挑戰(zhàn)。板上有一個(gè)帶有60個(gè)去耦電容器的10G以太網(wǎng)PHY。布局設(shè)計(jì)師試圖實(shí)現(xiàn)最高質(zhì)量的設(shè)計(jì)，他設(shè)法將幾乎所有電容器都非?？拷灞趁?/span>IC的相應(yīng)引腳。但不是所有人。在這種情況下，通常將較小封裝和電容的電容器直接放置在引腳附近，而稍大一些的電容器則要稍遠(yuǎn)一些，但要盡可能接近電路板上的情況。因此，這是在給定項(xiàng)目中解決問(wèn)題的方式：

到目前為止，布局看起來(lái)還不錯(cuò)。但是，在進(jìn)行電源完整性分析時(shí)在其中一個(gè)電源子網(wǎng)中，很明顯該電路的阻抗曲線(xiàn)在低頻時(shí)明顯高于目標(biāo)阻抗。這表明缺少“大”高電容去耦電容器。曲線(xiàn)如下所示：

這種情況可能導(dǎo)致以太網(wǎng)PHY電源設(shè)備出現(xiàn)問(wèn)題。分析此問(wèn)題后，決定稍微重新進(jìn)行PCB布置，然后將唯一的大電容器移至該子網(wǎng)的三個(gè)引腳之一。

加上幾個(gè)小電容器的電容的微小變化以抑制第二個(gè)峰值，此措施可顯著改善結(jié)果，請(qǐng)參見(jiàn)下圖：

即使在此板中，也發(fā)現(xiàn)了如上所述的其他一些問(wèn)題。本文中考慮的示例只是一個(gè)特例，清楚地表明了無(wú)條件地需要對(duì)具有高端IC（例如FPGA或PHY）的電路板以及具有大電流的電路板進(jìn)行功率完整性分析，從而避免出現(xiàn)實(shí)際問(wèn)題。樣品。

另外，我們要強(qiáng)調(diào)的是，在實(shí)際設(shè)計(jì)中，即使嚴(yán)格按照制造商的建議執(zhí)行，也可能存在各種偏差，如果沒(méi)有適當(dāng)?shù)?/span>SI / PI仿真，這些偏差是無(wú)法預(yù)測(cè)的。