18video性欧美19sex,欧美高清videosddfsexhd,性少妇videosexfreexxx片中国,激情五月激情综合五月看花,亚洲人成网77777色在线播放

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 如何調(diào)用ROM IP核

454398 ? 來(lái)源:CSDN博主 ? 作者:TimeAmber ? 2020-11-20 15:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

.coe格式的數(shù)據(jù)文件簡(jiǎn)介

在Vivado中,對(duì)rom進(jìn)行初始化的文件是.coe文件.它的格式如下:

memory_initialization_radix=10;
memory_initialization_vector =
65534,
65533,
...,
60211;

其中,memory_initialization_radix=10; 表示文件存儲(chǔ)數(shù)據(jù)的進(jìn)制,10即為10進(jìn)制,memory_initialization_vector是數(shù)據(jù)向量,等號(hào)后面的數(shù)字就是數(shù)據(jù)向量,使用逗號(hào)隔開(kāi)數(shù)據(jù),分毫表示結(jié)束。

小結(jié):
① .coe文件的前兩行的開(kāi)頭格式是固定的,不能改變的
② 所存儲(chǔ)的數(shù)據(jù)數(shù)量與大小是與設(shè)計(jì)rom的位寬和深度相對(duì)應(yīng)的

使用matlab生成.coe文件

以下面的程序?yàn)槔?,演示了生成位寬?6bit,深度為1024的rom生成初始化文件:

width=16;   %rom的位寬
depth=1024; %rom的深度
x=linspace(0,2*pi,depth);  %在一個(gè)周期內(nèi)產(chǎn)生1024個(gè)采樣點(diǎn)
y_cos=cos(x);   %生成余弦數(shù)據(jù)
y_cos=round(y_cos*(2^(width-1)-1))+2^(width-1)-1;  %將余弦數(shù)據(jù)全部轉(zhuǎn)換為整數(shù)

fid=fopen('C:/Users/Administrator/Desktop/cos_coe.coe','w');  %創(chuàng)建.coe文件
fprintf(fid,'%d,/n',y_cos);  %向.coe文件中寫(xiě)入數(shù)據(jù)
fclose(fid);  %關(guān)閉.coe文件

注意,windows中換行符可能是/r/n

再編輯.coe文件,推薦使用notepad++打開(kāi),并:

① 在前兩行添加:

memory_initialization_radix=10;
memory_initialization_vector =

② 將最后一行的逗號(hào)改為分號(hào).

Vivado中ROM IP核的使用

① 在project manager選擇IP Catalog:

② 找到Block Memory Generator,并雙擊:

③ 在下面的界面中進(jìn)行ROM的設(shè)置,在Other Options欄中設(shè)置剛剛設(shè)置好的.coe文件的位置,推薦將該文件放在工程目錄下面。并點(diǎn)擊OK,即可完成ROM的設(shè)置,成功會(huì)的結(jié)果如下所示:

④ 完成上面的操作之后可以在工程文件中調(diào)用該ROM IP核,調(diào)用的方式是在IP Source中打開(kāi)所生成的ROM IP核,再打開(kāi)*.v文件,如下圖所示:

復(fù)制該文件中的調(diào)用語(yǔ)句:

module rom_data_i(clka, addra, douta)
/* synthesis syn_black_box black_box_pad_pin="clka,addra[16:0],douta[15:0]" */;
  input clka;
  input [16:0]addra;
  output [15:0]douta;
endmodule

模仿該格式就可以調(diào)用IP核。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • ROM
    ROM
    +關(guān)注

    關(guān)注

    4

    文章

    578

    瀏覽量

    88325
  • 存儲(chǔ)數(shù)據(jù)

    關(guān)注

    0

    文章

    90

    瀏覽量

    14407
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70294
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    vcs和vivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過(guò)程中發(fā)現(xiàn),上FPGA開(kāi)發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivadoip。但是vivado仿真比較慢,vcs也不能直接對(duì)添加了viv
    發(fā)表于 10-24 07:28

    ram ip的使用

    決定的。 ram 主要用來(lái)存放程序及程序執(zhí)行過(guò)程中產(chǎn)生的中間數(shù)據(jù)、 運(yùn)算結(jié)果等。 rom為只讀存儲(chǔ)器,只能讀取數(shù)據(jù)而不能向里面寫(xiě)入數(shù)據(jù)。 本次講解的ram ipram指的是bram,即block
    發(fā)表于 10-23 07:33

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    DMA IP來(lái)實(shí)現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項(xiàng)目、配置ADC接口、添加和連接DMA IP、設(shè)計(jì)控制邏輯、生成比特流、軟件開(kāi)發(fā)及系統(tǒng)集成。文章還強(qiáng)調(diào)了系統(tǒng)實(shí)現(xiàn)中不可或缺的
    的頭像 發(fā)表于 07-29 14:12 ?4351次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒(méi)有輸出,不知道哪里出了問(wèn)題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測(cè)試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,
    發(fā)表于 06-23 17:39

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進(jìn)行使用。
    的頭像 發(fā)表于 05-24 15:05 ?1324次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    vivado IPcordic中sin和cos的計(jì)算

    Architectural Configuration選擇為并行模式,具有單周期數(shù)據(jù)吞吐量和較大的硅面積。具有并行結(jié)構(gòu)配置的CORDIC使用移位相加子級(jí)數(shù)組并行實(shí)現(xiàn)這些移位相加操作。該并形電路的實(shí)現(xiàn)規(guī)模與(內(nèi)部精度 * 迭代次數(shù))成正比。
    的頭像 發(fā)表于 05-03 18:16 ?1136次閱讀
    <b class='flag-5'>vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>cordic中sin和cos的計(jì)算

    Vivado調(diào)用MIG產(chǎn)生DDR3的問(wèn)題解析

    下面是調(diào)用的DDR3模塊的,模塊的倒數(shù)第二行是,模塊的時(shí)鐘輸入,時(shí)鐘源來(lái)自PLL產(chǎn)生的系統(tǒng)時(shí)鐘的倍頻。
    的頭像 發(fā)表于 05-03 10:21 ?1075次閱讀
    在<b class='flag-5'>Vivado</b><b class='flag-5'>調(diào)用</b>MIG產(chǎn)生DDR3的問(wèn)題解析

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實(shí)現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC
    的頭像 發(fā)表于 04-03 09:28 ?1999次閱讀
    一文詳解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP屬于收費(fèi)IP,但是不需要像 Quartus那樣通過(guò)修改license文件來(lái)破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同
    的頭像 發(fā)表于 03-01 14:44 ?2401次閱讀
    <b class='flag-5'>Vivado</b> FIR <b class='flag-5'>IP</b>核實(shí)現(xiàn)

    ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP

    ALINX近日宣布,基于AMD 100G以太網(wǎng)MAC IP,成功開(kāi)發(fā)出全新的100G以太網(wǎng)UDP/IP協(xié)議棧IP。該IP
    的頭像 發(fā)表于 01-07 11:25 ?1030次閱讀

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本為 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 11-22 13:54 ?1354次閱讀

    vivado導(dǎo)入舊版本的項(xiàng)目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項(xiàng)目的時(shí)候,IP被鎖,無(wú)法解開(kāi),請(qǐng)問(wèn)該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項(xiàng)目使用版本:vivado
    發(fā)表于 11-08 21:29

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?4869次閱讀
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求, 芯驛電子 ALINX 推出全新 IP 產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第一批 IP
    的頭像 發(fā)表于 10-30 17:39 ?1209次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    芯驛電子ALINX推出全新IP產(chǎn)品線

    在創(chuàng)新加速的浪潮中,為更好地響應(yīng)客戶群需求,芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,致力于為高性能數(shù)據(jù)傳輸和復(fù)雜計(jì)算需求提供高帶寬、低延遲的解決方案。發(fā)布的第一批 IP 包括
    的頭像 發(fā)表于 10-30 11:53 ?963次閱讀
    芯驛電子ALINX推出全新<b class='flag-5'>IP</b><b class='flag-5'>核</b>產(chǎn)品線