隨著新一代網(wǎng)絡(luò)被部署用來(lái)支持日益多樣化的高帶寬應(yīng)用組合，網(wǎng)絡(luò)供應(yīng)商和數(shù)據(jù)中心運(yùn)營(yíng)商需要快速擴(kuò)展數(shù)據(jù)包處理能力，同時(shí)最大限度地降低資本支出/運(yùn)營(yíng)成本，并保持靈活性，從而適應(yīng)未來(lái)的連接標(biāo)準(zhǔn)。為滿(mǎn)足未來(lái)的不同需求，賽靈思推出了Kintex UltraScale+ KU19P FPGA。

Xilinx KintexUltraScale+ KU19P FPGA

產(chǎn)品描述

Xilinx KintexUltraScale+ KU19P FPGA 是 Kintex UltraScale + FPGA 產(chǎn)品組合的最新成員。與其它中端器件相比，可提供更多的邏輯結(jié)構(gòu)和嵌入式存儲(chǔ)器，并且還包含 PCIe Gen4 和其它高端功能。這款產(chǎn)品提供了高效加速網(wǎng)絡(luò)處理所需的優(yōu)化資源組合和高吞吐量連接，同時(shí)延續(xù)了整個(gè) Kintex FPGA 產(chǎn)品組合的固有特性，在性能、價(jià)格和功耗之間實(shí)現(xiàn)了最佳平衡。KU19P FPGA 可實(shí)現(xiàn)數(shù)據(jù)包處理和網(wǎng)絡(luò)加速，因此非常適合有線(xiàn)/無(wú)線(xiàn)通信、數(shù)據(jù)中心等快速發(fā)展的應(yīng)用。

主要性能與優(yōu)勢(shì)

優(yōu)化的資源，用于數(shù)據(jù)包處理和網(wǎng)絡(luò)加速

PCIe Gen4 ，可實(shí)現(xiàn)低延遲和最大 I/O 帶寬

33Gb/s 收發(fā)器，支持高性能網(wǎng)絡(luò)系統(tǒng)

在 16nm FinFET 節(jié)點(diǎn)實(shí)現(xiàn)最佳每瓦價(jià)格/性能比

借助 KU19P FPGA 成功實(shí)現(xiàn)加速功能的眾多應(yīng)用

PON接入：無(wú)源光網(wǎng)絡(luò) (PON) 是網(wǎng)絡(luò)運(yùn)營(yíng)商部署的主要寬帶接入技術(shù)之一。依托可編程邏輯和硬件加速塊，KU19P FPGA 非常適合執(zhí)行第 2 層至第 4 層數(shù)據(jù)包處理功能，其中包括分類(lèi)、過(guò)濾、查找和數(shù)據(jù)包轉(zhuǎn)發(fā)。

移動(dòng)回程：對(duì)更高數(shù)據(jù)容量的需求激增推進(jìn)了無(wú)線(xiàn)電接入網(wǎng) (RAN) 和移動(dòng)回程技術(shù)的創(chuàng)新。傳統(tǒng)微波頻段支持 112MHz 的信號(hào)帶寬，這通常需要多個(gè) FPGA 進(jìn)行信號(hào)處理。通過(guò)在單個(gè)器件中實(shí)現(xiàn)更高吞吐量的數(shù)據(jù)包處理，KU19P FPGA 是開(kāi)發(fā)點(diǎn)對(duì)點(diǎn)微波調(diào)制解調(diào)器的理想平臺(tái)。

數(shù)據(jù)中心網(wǎng)絡(luò)加速：傳統(tǒng)服務(wù)器節(jié)點(diǎn)的發(fā)展速度已經(jīng)很難趕上網(wǎng)絡(luò)端口速度的增長(zhǎng)水平。KU19P FPGA提供了高性能的數(shù)據(jù)包處理和數(shù)據(jù)路徑卸載、先進(jìn)的 SerDes 技術(shù)以及 100G 以太網(wǎng) IP，為實(shí)現(xiàn)快速的數(shù)據(jù)移動(dòng)提供了無(wú)與倫比的可擴(kuò)展性與連接性。