臺積電在30年前開始了晶圓代工業(yè)務。有遠見的管理和創(chuàng)新工程團隊開發(fā)了先進的工藝技術，并以其可信賴的量產(chǎn)聲譽而聞名。臺積電也很早就意識到建立生態(tài)系統(tǒng)的重要性，以補充公司自身的優(yōu)勢。他們的開放式創(chuàng)新平臺（OIP）吸引了許多EDA和IP合作伙伴，他們?yōu)榕_積電（TSMC）的成功做出了貢獻。這一切都遵循了摩爾定律（Moore‘s Law），目前已進行到了3nm階段。

市場需要先進的IC封裝技術

對于許多其他應用，摩爾定律不再具有成本效益，尤其是對于異構功能而言。超越摩爾定律的技術，如多芯片模塊（MCMs）和封裝系統(tǒng)（SiP），已經(jīng)成為集成大量的邏輯和內(nèi)存，模擬，MEMS等集成到（子系統(tǒng)）解決方案中的替代方案。但是，這些方法仍是針對特定客戶而言的，并且會花費大量的開發(fā)時間和成本。

為了滿足市場對新型多芯片IC封裝解決方案的需求，臺積電與OIP合作伙伴合作開發(fā)了先進的IC封裝技術，以實現(xiàn)摩爾定律以外的集成。

臺積電成為高級集成電路封裝解決方案供應商

在2012年，TSMC與Xilinx一起推出了當時最大的FPGA，它由四個相同的28nm FPGA芯片并排安裝在硅中介層上。他們還開發(fā)了硅通孔（TSV），通過微凸點和再分布層（RDL）將這些構件相互連接。臺積電基于其構造，將該集成電路封裝解決方案命名為“基片上晶圓封裝”（CoWoS）。這種基于block和EDA支持的封裝技術已成為高性能和高功率設計的行業(yè)標準。當今最常見的應用是將CPU / GPU / TPU與一個或多個高帶寬內(nèi)存（HBM）組合在一起。

臺積電于2017年宣布了集成式FanOut技術（InFO）。它使用聚酰胺薄膜代替CoWoS中的硅中介層，從而降低了單位成本和封裝高度，這兩項都是移動應用的重要標準。臺積電已經(jīng)出貨了數(shù)千萬個用于智能手機的InFO設計。

臺積電于2019年推出了集成芯片系統(tǒng)（SoIC）技術。使用前端（晶圓廠）設備，TSMC可以非常精確地對準，然后使用許多間距狹窄的銅焊盤進行壓焊設計，以進一步減小形狀系數(shù)，互連電容和功率。

圖1顯示CoWoS技術針對的是云，人工智能，網(wǎng)絡，數(shù)據(jù)中心以及其他高性能和大功率計算應用程序。

InFO通常被用于對成本更加敏感且功耗較低的市場，除此之外，還有一些其他領域也可以用到InFO。

SoIC技術提供了用于集成到CoWoS和/或InFO設計中的多管芯模塊?！獏⒁妶D2。

SoIC技術受益于

臺積電的最新創(chuàng)新，SoIC技術是將多個 dice堆疊到“ 3D構件”（又稱為“ 3D小芯片”）中的一種非常強大的方法。如今，在垂直堆疊的芯片中，利用SoIC技術每mm2能夠實現(xiàn)約10，000個互連。每平方毫米100萬個互連的開發(fā)工作正在進行中。3D-IC愛好者（包括我自己）一直在尋找一種封裝方法，這種方法能夠實現(xiàn)這種細粒度的互連，進一步減少形狀因素，消除帶寬限制，簡化模具堆的熱管理，并將大型、高度并行的系統(tǒng)集成到集成電路封裝中。顧名思義，即“ System on IC”，該技術可以滿足這些挑戰(zhàn)性的要求。SoIC和SoIC +令人印象深刻的功能將在此處進一步說明。臺積電的EDA合作伙伴正在努力通過用戶友好的設計方法來補充該技術。我希望IP合作伙伴能夠盡快提供SoIC就緒的小芯片和仿真模型，以方便用戶地集成到CoWoS和InFO設計中。

個人評論：20多年前，我在新思科技（Synopsys）擔任聯(lián)盟管理職務時，有機會為侯克夫（Cliff Hou）博士在臺積電（TSMC）初始工藝設計套件（PDK）和參考設計流程方面的開拓性開發(fā)工作做出了貢獻，促進從傳統(tǒng)IDM過渡到更具有經(jīng)濟效益的商業(yè)模式。

借助上述封裝技術，臺積電（TSMC）正在率先對半導體業(yè)務進行另一項變革。CoWoS，InFO尤其是SoIC使半導體和系統(tǒng)供應商能夠從當今較低復雜度（和較低價值）的組件級IC遷移到IC封裝中非常高復雜度和高價值的系統(tǒng)級解決方案。這三種先進的IC封裝解決方案正在加速一個重要的行業(yè)趨勢：IC和系統(tǒng)價值創(chuàng)造的很大一部分正從芯片轉移到封裝。
責任編輯:pj