Arm 的互聯(lián)技術(shù)結(jié)合格芯的 12LP 工藝，帶來(lái)高性能與低延遲表現(xiàn)，拓寬人工智能 （AI）、云計(jì)算和移動(dòng) SoC 高核心設(shè)計(jì)帶寬。

作為先進(jìn)的專業(yè)代工廠，格芯今日宣布，已流片生產(chǎn)基于Arm?的3D高密度測(cè)試芯片，可提升人工智能/機(jī)器學(xué)習(xí) （AI/ML） 和高端消費(fèi)電子移動(dòng)及無(wú)線解決方案等計(jì)算應(yīng)用的系統(tǒng)性能與能效。新芯片采用格芯 12nm Leading-Performance （12LP） FinFET 工藝制造，運(yùn)用 Arm 3D 網(wǎng)狀互連技術(shù)，核心間數(shù)據(jù)通路更為直接，可降低延遲，提升數(shù)據(jù)傳輸率，滿足數(shù)據(jù)中心、邊緣計(jì)算和高端消費(fèi)電子應(yīng)用的需求。

該芯片的交付證明了Arm和格芯在研究和開(kāi)發(fā)差異化解決方案方面取得的快速進(jìn)展，差異化解決方案能夠提升設(shè)備密度和性能，從而實(shí)現(xiàn)可伸縮高性能計(jì)算。此外，兩家公司還驗(yàn)證了一種3D可測(cè)試性設(shè)計(jì)（DFT）方法，使用格芯的晶圓與晶圓之間的混合鍵合，每平方毫米可連接多達(dá)100萬(wàn)個(gè)3D連接，拓展了12nm設(shè)計(jì)在未來(lái)的應(yīng)用。

Arm Research 副總裁 Eric Hennenhoefer 表示：“Arm 的 3D 互連技術(shù)使半導(dǎo)體行業(yè)能夠強(qiáng)化摩爾定律，以便應(yīng)對(duì)更多樣化的計(jì)算應(yīng)用。格芯在制造與先進(jìn)封裝能力方面的專業(yè)知識(shí)，結(jié)合 Arm 的技術(shù)，賦予我們共同的合作伙伴更多差異化功能，推動(dòng)進(jìn)軍下一代高性能計(jì)算新模式?！?/p>

格芯平臺(tái)首席技術(shù)專家 John Pellerin 表示：“在大數(shù)據(jù)與認(rèn)知計(jì)算時(shí)代，先進(jìn)封裝的作用遠(yuǎn)甚以往。AI 的使用與高吞吐量節(jié)能互連的需求，正通過(guò)先進(jìn)封裝技術(shù)推動(dòng)加速器的增長(zhǎng)。我們很高興能與 Arm 這樣的創(chuàng)新型合作伙伴攜手，提供先進(jìn)的封裝解決方案，進(jìn)一步在小尺寸芯片上集成多種節(jié)點(diǎn)技術(shù)，優(yōu)化邏輯拓展、內(nèi)存帶寬和射頻性能。合作將使我們發(fā)現(xiàn)先進(jìn)封裝新視角，助力我們共同的客戶高效創(chuàng)建完備的差異化解決方案?！?/p>

格芯已轉(zhuǎn)變自身商業(yè)模式，幫助客戶開(kāi)發(fā)專注市場(chǎng)及應(yīng)用的新型解決方案，滿足當(dāng)今市場(chǎng)的嚴(yán)苛需求。格芯的 3D 面對(duì)面 （F2F） 封裝解決方案不僅為設(shè)計(jì)者提供異構(gòu)邏輯和邏輯/內(nèi)存集成途徑，還可以優(yōu)化生產(chǎn)節(jié)點(diǎn)制造，從而實(shí)現(xiàn)更低延遲、更高帶寬和更小特征尺寸。格芯的這一策略，以及 Arm 等合作伙伴的早期參與，為客戶提供了更多選擇與靈活性，同時(shí)還可幫助客戶降低成本，推動(dòng)客戶下一代產(chǎn)品更快量產(chǎn)。